FPGA和USB3.0通信知识记录（3）——基于特权同学图书《Xilinx FPGA伴你玩转USB3.0与LVDS》

PS FPGA和USB3.0通信知识记录（2）最后FX3驱动安装由于还未拿到开发板，后面再学习。我是个新人，请多多关照。

第四章 第一个例程与FPGA下载配置

4.1流水灯例程

介绍了Vivado创建工程、新建.v文件、约束文件、仿真文件、并介绍了仿真工具的简单使用验证了流水灯20ms变一次的功能正确性。

4.2 Xilinx7系列FPGA配置概述

4.2.1 不同的配置模式

①.bit文件就是用Vivado分析综合后的比特流，将其从外部存储器加载到内部存储器，FPGA才可以运行起来。加载的比特流除了可以来自外部的串行/并行Flash存储器，还可以由一些特定的主机芯片通过某些接口协议传输而来。由于Xilinx FPGA的配置数据运行在CMOS配置锁存器上，每次掉电就丢失了，所以每次上电都需要通过特殊的配置引脚对其做一次比特数据流的重新加载。不同的配置模式如下图1：

                                                        图1

②不同配置模式的选择：FPGA的配置加载模式多样，但具体用哪一种，需要根据工程的实际需求。比如不同模式，所用的配置引脚数目不同，而有些配置引脚除了作配置用，还可以当IO口用，IO不够，也许可以考虑换模式以省出IO口。再比如配置加载的速度时间等因素也影