qq_44943193的博客

数字IC需要掌握那些知识和技能1.verilog基础2.数电的知识3.IC的基础知识4.SPI,I2C,UART,AXI等协议5.仿真软件6.时序的基础7.项目的难点8.基本的数字信号处理滤波方法：FIR9.手撕一些代码：同步异步FIFO，奇数偶数分频等10.一份实习11.DDR知识12.数字图像处理的基础：边缘检测，腐蚀膨胀，灰度化等13.低功耗的问题这是我暂时注意的问题。...

秋招基本结束了，这里做一个总结1.联影一轮技术面，10分钟，很水一轮HR面，10分钟，也很水9.10号面完告诉我通过了说在审批，最后没要我2.全志一轮技术面，30分钟，没通过，全志大佬技术很好3.奥比一轮技术面，30分钟，被刷KPI了4.格兰菲一轮技术面，对面大佬，面到一半直接无了5.三维通信一轮技术面：直接聊起了人生，通过6.上海创远直接没有技术面，通过7.杭州城芯一轮技术面，有点水一轮部门经理面，也很水，小公司注重上来就能干无了8.36所了解了一下情况就给了off

奕斯伟面试通过，挂在了性格测试上面，自己也没有想到，非常的可惜，希望自己引以为戒，切勿再犯这样的错误。人生有时候机会来了要好好把握，能力很强，的确可以再一次弥补，但是如果能力一般再错过机会，那真的是难受，不过塞翁失马，焉知非福呢，不抛弃，不放弃才是我们的需要去有的精神。...

FPGA可以说最近很火，但是就业面还是很窄，那么有有些犹豫，是不是需要去学习作为就业方向呢。这也是我的疑惑，虽然看了很多的文章，但是自己也很难，只能走一步看一步了，这里分享一下自己的学习路线。数电的知识，我的学习是采用了本科的教学书籍，阎石《数字电子基础》第六版，听的是B站的王红的视频，视频讲的非常好，但是好像一下子难以吸收，需要反复的打磨和复习。verilog语言，一开始听的是B站蔡觉平的视频，好像很脱离实际的讲听起来并没有什么作用，推荐两本书夏语闻的《数字设计与综合》第二版，北航的《轻松成为设计高

题型（1）20道选择题（2）8道大题具体题目选择范围很广，电路和verilog一些基础都考了大题题目（1）跨时钟域处理（2）FPGA芯片内部存储资源（3）同步复位和异步复位的优缺点（4）深度FIFO计算（5）串并转换（6）CMOS和TTL能否直接相连（7）三分频电路（8）设计电源模块这里面大部分都是简答和基础题，难度最大的就是电源设计这一道题，简答题，这里不做总结，我们讲一下FIFO深度计算和串并转换这两题。FIFO深度计算题目：100个写时钟周期可以写入80个数据，10个读

笔试题型总共八道题，其中前四道为5分的画图题和简答题，后四道为20分的设计题和简答题，题目较为基础，难度不大。（1）跨时钟域的问题（2）竞争与冒险（3）数字IC的素质与技能（4）消除毛刺电路（5）CMOS与非门（6）SPI协议（7）摩尔和米粒跨时钟域的问题这里写一下这么回答跨时钟域问题，解析有很多，总结一下。跨时钟域处理分为单比特信号和多比特信号，但比特信号中又分为从慢时钟域到快时钟域和快时钟域到慢时钟域这两种情况。单比特信号（1）从慢时钟域到快时钟域源时钟是慢时钟，目的时钟是快

矽力杰笔试题型题型全是设计题，总共为6道，主要偏向与分析和数电基础。（1）卡诺图化简（2）电路分析（3）项目内容（4）时序分析（5）数字秒表（6）verilog验证第一题还原–卡诺图F1（A,B,C,D）= 求和m（0,1,2,4,6,8,9,10,12,13,14）问题1：用卡诺图求出F1的最简形式问题2：画出F1的逻辑图根据上面的卡诺图可以得到化简的F1F1=D+A’B’C’+AC’这样两题就答完了，如果对于卡诺图的化简有疑问，可以参考https://blog.csdn.

一.笔试组成笔试题目主要由三部分组成1.3道填空题（10分）2.6到编程题目（65分）3.2道编程题目1道选择（25分）试题部分一（1）用八位二进制表示-7。（2）用八位二进制表示-128。（3）用十位二进制表示-199。试题部分一答案（1）11111001（2）10000000（3）1100111001解析（1）这个注意千万不能直接写为10000111，要写成补码的形式。原码：10000111；反码：11111000；补码：11111001；（2）这里由于八位总共只能表