
new_code_vl_刷题体会
文章平均质量分 63
暴龙战士~
一个探险家,ccc
展开
-
FPGA设计过程中有关数据之间的并串转化
并串转化是指的是完成串行传输和并行传输两种传输方式之间的转换的技术,通过移位寄存器可以实现串并转换。串转并,将数据移位保存在寄存器中,再将寄存器的数值同时输出;并转串,将数据先进行移位,再讲寄存器中的最高位或者最低位的数据串行输出。(1)串并转换的关键是在于触发器链,通过依次移位,输出最终结果。(2)串并转换的思想是在设计中平衡面积和速度的要求,并行速度快,串行面积小。(3)串并转换常常在接口中出现,将高速并行转为串行数据输出,或将低速的串行数据转为并行数据后高速计算。原创 2023-11-06 14:49:41 · 1428 阅读 · 0 评论 -
牛客网中使用子模块调用实现数据比较vl9
请编写一个子模块,将输入两个8bit位宽的变量data_a,data_b,并输出data_a,data_b之中较小的数。并在主模块中例化,实现输出三个8bit输入信号的最小值的功能。题目总结:本文采用的是主模块调用子模块进行三个数之间的比较,其中子模块中实现的功能是两个数两两之间进行比较的功能。在数字芯片设计中,通常把完成特定功能且相对独立的代码编写成子模块,在需要的时候再在主模块中例化使用,以提高代码的可复用性和设计的层次性,方便后续的修改。d:8bit位宽的无符号数,表示a,b,c中的最小值。原创 2023-07-02 12:47:05 · 127 阅读 · 0 评论 -
使用函数实现数据大小段转换newcoder_10
VL10 使用函数实现数据大小端转换中等 通过率:14.13%原创 2023-07-02 12:17:37 · 83 阅读 · 0 评论 -
vl_39 自动贩卖机题目2
设计一个自动贩售机,输入货币有两种,为0.5/1元,饮料价格是1.5/2.5元,要求进行找零,找零只会支付0.5元。ps:1、投入的货币会自动经过边沿检测并输出一个在时钟上升沿到1,在下降沿到0的脉冲信号2、此题忽略出饮料后才能切换饮料的问题注意rst为d1 0.5d2 1sel 选择饮料out1 饮料1out2 饮料2out3 零钱。原创 2023-05-30 15:31:59 · 291 阅读 · 0 评论 -
牛客网有关智能售卖机题目的写法vl_38题
now_coder_vl刷题记录原创 2023-05-29 18:28:51 · 169 阅读 · 0 评论 -
new_coder vl_47题同步fifo设计刷题体会心得
根据题目提供的双口RAM代码和接口描述,实现同步FIFO,要求FIFO位宽和深度参数化可配置。电路的接口如下图所示。端口说明如下表。input写数据时钟input写使能input写地址input输入数据input读数据时钟input读使能input读地址output输出数据input时钟input异步复位input写使能input读使能input写数据output写满信号output读空信号output读数据双口RAM代码如下,可在答案中添加并例化此代码。原创 2023-05-18 18:52:45 · 87 阅读 · 0 评论 -
new_code_vl_44刷题心得
如图所示为两种状态机中的一种,请根据状态转移图写出代码,状态转移线上的0/0等表示的意思是过程中data/flag的值。要求:1、 必须使用对应类型的状态机2、 使用二段式描述方法注意rst为。原创 2023-04-23 15:23:09 · 93 阅读 · 0 评论