双边缘触发器电路实现

构建一个上升沿和下降沿都能检测的电路，以简单输入输出为例，上升沿和下降沿都能输出输入的数据，即将输入打半拍输出。很容易想到的是增大一倍时钟频率，打一拍输出，但是不改变时钟的情况下怎么实现？

 

//将输入打半拍输出出去
module top_module (
    input clk,
    input d,
    output q
);
    reg q1,q2;
    always @ (posedge clk) 
       	q1 <= d;
    always @ (negedge clk) 
        q2 <= d; 
    assign q = clk ? q1:q2;
endmodule