- 博客(6)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 ST-LINK V2.1 制作（含源码及其原理图）（type-c接口）可以配合robomaster 开发板下载口或者直接用杜邦线连接下载，支持串口调试
标题ST-LINK V2.1 制作（含源码及其原理图）（type-c接口）可以配合robomaster 开发板下载口或者直接用杜邦线连接下载，支持串口调试基于电子爱好者，下载器是必不可少的工具，做一个自己喜欢的下载器，还是可以的，主要是便宜且简单。ST-LINK V2.1 支持SW调试 以及下载程序 ，bin文件直接拖动下载，还可以虚拟串口使用，简直不要太方便直接放图片体积只有30mmX30mm,非常小巧。支持串口和调试下载以及bin文件拖拽下载。接口也很方便，可以与robomasterA版
2020-12-14 21:04:29
12136
15
原创 电子钟实验报告简陋版hhh
目 录课程设计要求数字钟的功能要求数字钟电路系统的组成方框图单元电路设计整体电路第一章 绪论1.1 对设计课题进行简要阐述利用按键，数码管和蜂鸣器实现一个简单的数字闹钟。数码管正确显示时、分、秒。可以设置当前时间。具有整点报时功能。1.2 设计任务及其具体要求精确计时，按键调时，整点报时，24时归零第二章 总体方案设计2.1 原理阐述主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定
2020-06-24 11:03:54
1623
原创 全减器的详解
ai和bi和ci为输入端决定输出端.ai bi ci0 0 0低位未向本位借一.0 - 0 = 0:ai bi ci0 0 1低位向本位借一本位为0,不够借位需要向高位借一,这里需要注意高位借一即本位就是二(二进制,好比10进制个位向十位借位,那么个位就有10个,这里是二进制所以就有两个)ai bi ci so co0 - 0 -1 + 2x1 = 1ai bi ci0 1 0本位为0,不够减一,需要向高位借一ai bi ci so co.
2020-06-24 11:00:45
32705
4
原创 Proteus 7.8 实现时钟 由6片74LS60组成
Proteus 7.8 实现时钟 由74LS60组成74LS60计数器芯片工作原理RCO 进位输出端ENP 计数控制端QA~QD 输出端ENT 计数控制端CLK 时钟输入端CLR 异步清零(低电平有效)LOAD 同步并行置数端(低电平有效)Proteus 仿真图分别由两个60进制和一个12进制组成,构成秒,分,时的时钟.晶振周期给1秒60秒进制,个位由十进制组成,当满足RCO10位进位信号和Q3为1时相与接上十位74LS160的ENP和ENT,当
2020-06-16 12:15:03
2695
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人