qq_44266648的博客

调用ram的IP核调用没什么好说的；讲一讲ram的读写模块吧。module ram_rw( input clk , input rst_n , output ram_wr_en , output ram_rd_en , ...

逻辑值逻辑 0：表示低电平，也就对应我们电路 GND；逻辑 1：表示高电平，也就是对应我们电路的 VCC；逻辑 X：表示未知，有可能是高电平，也有可能是低电平；逻辑 Z：表示高阻态，外部没有激励信号，是一个悬空状态数字进制格式Verilog数字进制格式包括二进制、八进制、十进制和十六进制。一般常用的为二进制、十进制和十六进制。二进制表示如下：4’b0101 表示4位二进制数字010...

靠，怎么又是流水灯。这个实验主要是体验Verilog语言的用法module flow_led(input sys_clk50,input rst_n,output reg [3:0] led);reg [23:0] cnt; //20nsalways @(posedge sys_clk50 or negedge rst_n)begin if(!rst_n) cnt&lt...

原理：任何两个导电的物体之间都存在着感应电容，在周围环境不变的情况下，该感应电容值是固定不变的。手指接触到触摸按键时，按键和手指之间产生寄生电容，使按键的总容值增加。电容式触摸按键芯片在检测到按键的感应电容值改变，并超过一定的阈值后，将输出有效信号表示按键被按下。核心代码：实现的功能：延迟一个时钟周期点亮开关assign touch_flag = touch_a&&(~...

按键为什么抖动我懒得和你解释~实现功能：检测到按键变化就重新倒计时（20ms）为什么在cnt==1的时候变化而不是 ==0的时候因为按键会有很长的一段时间module key_debounce( input sys_clk, //外部50M时钟 input sys_rst_n, //外部复位信号，低...

联合仿真人话：就是在quartus II 软件里打开modelsim 而不需要在modelsim里新建工程巴拉巴拉的。（推荐使用）前序步骤与modelsim链接起来设置使用modelsim仿真自动生成一个激励文件（TEST BENCH)打开生成的激励文件并且修改；代码大致如下：`timescale 1 ns/ 1 ns //最小周期/精度mo...

就是要自己新建工程新建一个工程。。。然后添加代码；新建一个代码，写激励文件；然后下图：时序仿真先到quartus II 编译代码；复制这两个到sim在复制这两个文件夹到sim工程里添加vo文件在design之前添加一个libraries！！！（两个文件）...