qq_43686057的博客

一、准备工作①安装VScode（不是Visual Studio 2019/2017/2012）:自行百度②安装Iverilog与GTKWave波形查看器 官网：Icarus Verilog for Windows安装： 1》点next 2》同时勾选安装MinGW依赖和GTKWave波形查看程序 3》红色方框记得一定要勾选（添加路...

1.1，组合逻辑与数字逻辑组合逻辑:只与当前输入逻辑电平有关，与电路原始状态无关（无记忆器件）。与、或非组成的网络。时序逻辑:不仅与当前输入电平有关，还与电路目前所处的状态有关。由多个触发器和组合逻辑块组成的网络。 同步有限状态机是同步时序逻辑电路的基础。电路状态的变化只能在同一时钟跳变沿时刻发生1.2、需要将时序逻辑电路的信号进行存储由于组合逻辑是输出的函数且无时延，所以与理想布尔方程计算的完全一致。但时序逻辑电路中...