- 博客(5)
- 收藏
- 关注
RSS订阅原创 寄存器学习记录
IBUF是输入缓存，一般vivado会自动给输入信号加上，IBUFDS是IBUF的差分形式，支持低压差分信号（如LVCMOS、LVDS等）。在IBUFDS中，一个电平接口用两个独特的电平接口（I和IB）表示。一个可以认为是主信号，另一个可以认为是从信号。主信号和从信号是同一个逻辑信号，但是相位相反。它的输入是IBUFG的输出，BUFG的输出到达FPGA内部的IOB、CLB、选择性块RAM的时钟延迟和抖动最小。BUFG连接的是芯片中的专用时钟资源，能减少信号的传输延时，提高驱动能力。
2024-09-20 15:42:30
311
原创 FPGA工程师成长路程
不看书也能写出个三段式状态机就可以进入下一阶段了此外，你手上必须准备Verilog或者VHDL的官方文档，《verilog_IEEE官方标准手册-2005_IEEE_P1364》、《IEEE Standard VHDL Language_2008》，以便遇到一些语法问题的时候能查一下。
2024-08-21 11:44:54
775
2
原创 500MhzADC AD9434调试过程中遇到的问题记录
本次开发使用的国产adc CBM94AD34 该adc用来替代ad9434（封装管脚开发模式完全一样，由于 CBM94AD34数据手册过于简单，所以全部参照AD9434）ad9434是一款单通道12bit，采样率高达500Mhz的模数转换芯片，该芯片有sdr和ddr两种工作模式，本次开发采用的7系列fpga，adc采用的是ddr模式。具体详情查看数据手册。
2024-06-03 14:30:39
1499
原创 vivado安装后添加其他器件库
学习FPGA之处，由于新手不懂和出于存储空间考虑只安装了学习相应的FPGA器件库，后面由于工作和其他需要在现有基础上添加其他器件库。
2023-04-05 11:59:13
2660
8
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人