qq_43441284的博客

开发板没有HDMI编码芯片，是将FPGA的3.3差分IO直接连接到HDMI连接器，FPGA 完成 24 位 RGB 编码输出TMDS 差分信号。1、学会使用第三点IP核，首先是添加，后面的使用和自带IP核操作一致。2、主要还是在梳理vivado使用流程。

在复杂的 FPGA 设计中，可能有成千上万的信号，通过 “MARK DEBUG” 可以挑选出那些与当前调试任务最相关的信号，避免在无关信号的观察和分析上浪费时间，从而更高效地进行设计调试。这样一来，在调试阶段，你就能够通过 ILA 等工具捕获和观察这些标记信号的行为，有助于对设计中的问题进行定位和分析。在 Probe_Ports 页面，设置 Probe 的宽度，设置 PROBE0 位宽为 32，用于采样 timer_cnt，设置 PROBE1 位宽为 4，用于采样 led。

一般使用pretalinux编译后的文件，制作为文件系统后，在/usr/bin/找到编译后的可执行程序。首先我的开发板已经使用petalinux 2024.1制作好了系统，硬件层面也使用vivado2024.1做好了配置，网络连接没有问题，后续的程序烧录是通过网络连接，我的开发板制作了自启动。安装 vitis 2024.1，选择Vitis Embedded Developmentvitis内置 Vitis Core 开发套件，用于在 AMD 平台上进行嵌入式软件和应用加速开发。

核心板：ZYNQ-7020。

1、主要还是熟悉流程和编写代码！完成比完美更加重要学习来源：正点原子。

(1) cd 到项目工程目录下；(2) 运行命令：petalinux-config -c rootfs(3) 依次选择 Image Features -> serial-autologin-root保存退出。

命名工程，选择路径添加xsa文件等待一下注意:将向平台中添加一个带有选定操作系统和处理器的域，以后可以对平台进行修改，添加新的域或更改设置。得到工程，点击编译查看工程目录。

ubuntu 22.04: 运行内存8G 存储空间500G。

1、xsa 文件：top_020.xsa（使用vivado 2024.1制作）2、设置 Petalinux （2024.1）环境变量：sptl。

查看SD卡设备接点，设备节点为/dev/sdb输入p 查看执行结果键入“d”，然后输入 1，删除 1 分区出现红色字体，表明已无存在的分区创建第一个分区开始创建第二个分区现在输入“p”检查分区表，会看到刚刚创建的 2 个分区。如果没问题，键入“w”以写入到 SD卡并退出完成了分区创建后，就可以格式化分区了需要等待一段时间重新插拔读卡器，将文件放到指定分区BOOT.BIN、boot.scr 和 image.ub 文件拷贝到名为 boot 的分区也即/dev/sdb1 分区中。

Zynq 芯片的 PS 部分是基于使用双核 Cortex-A9 处理器和 GIC pl390 中断控制器的 ARM 架构。中断结构与 CPU 紧密链接，并接受来自 I/O 外设（IOP）和可编程逻辑（PL）的中断。

ZYNQ GPIO 接口信号被分成四组，分别是从 BANK0 到 BANK3。其中 BANK0 和 BANK1 中共计 54个信号通过 MIO 连接到 ZYNQ 器件的引脚上，这些引脚属于 PS 端；而 BANK2 和 BANK3 中共计 64 个信号则通过 EMIO 连接到了 ZYNQ 器件的 PL 端。

ZYNQ PS 中的外设（如 USB 控制器、UART 控制器、I2C 控制器以及 GPIO 等等）可以通过 MIO（multiplexed I/O，多路复用 I/O）模块连接到 PS 端的引脚上，也可以通过 EMIO（extended multiplexed I/O interface，扩展多路 I/O 接口）连接到 PL 端的引脚。Zynq-7000 系列芯片一般有 54 个 MIO，MIO 一览表DATA_RO 是数据只读寄存器，通过该寄存器能够观察器件引脚上的值。

PS-串口打印“Hello World”

当 ZYNQ PL 端的 IO 输出高电平 1 时，点亮 LED 灯；当 ZYNQ PL 端的 IO 输出低电平 0 时，LED 灯熄灭。PL_KEY0 按键未被按下时为高电平，被按下时为低电平。

ModelSim是一款业界广泛使用的HDL（硬件描述语言）仿真软件，由Mentor Graphics公司开发，现属于西门子EDA部门的一部分。它以其强大的仿真功能和灵活性在数字电路设计和验证领域占据重要地位。以下是对ModelSim的详细介绍：一、主要功能仿真能力：ModelSim是一款基于事件驱动的数字仿真器，能够使用VHDL或Verilog等硬件描述语言来描述和模拟电路行为。它支持从简单的逻辑门到复杂的SoC（系统级芯片）设计的仿真。