什么是上拉电阻/下拉电阻？为什么需要上拉电阻/下拉电阻?

利用MOS管开漏输出(OD门)实现逻辑运算, 需要使用到上拉电阻/下拉电阻, 很多文章/教材都说，上拉电阻拉高OD门输出电平，本文介绍上拉电阻/下拉电阻的概念, 以及分析为什么需要上拉电阻/下拉电阻.

下图1是OD门电路(漏极开路门电路)实现逻辑运算的技术原理。

图1 G极输入高电平，D,S导通接地，D输出低电平；G输入低电平，D,S不导通，D仍然输出低电平(高阻抗)，也就是说在G处无论输入高电平还是低电平，D极都输出低电平，很显然无法实现逻辑运算，怎么解决该问题呢？ 很简单，在D添加一个电源就行了，如下图2所示。

图2 G输入低电平，D,S不导通，D仍然输出高电平，可以驱动外部电路；G极输入高电平，D,S导通接地，D输出低电平。暂时称“VCC电源”为“上拉电源”----拉高漏极输出电平的电源。看起来完美解决了上面的问题，但问题真的解决了么？观察下图3。

图3

聪明的小伙伴一眼就看出了问题，G极输入高电平，D,S导通(低阻态), “上拉电源”短路了，短路的后果就是通过MOS管的电流很大，很可能会烧毁MOS管。如何解决短路问题？

很简单，在上拉电源下面加一个电阻就行了，如下图是4所示。

图4 电阻R减小了通过MOS管的电流，避免MOS管被烧毁，通过电阻R产生的电压降也减小了D输出的电平，电阻R就称为上拉电阻。

有小伙伴开始懵了（当时笔者也懵），有些教程不是说上拉电阻拉高了D输出的电平么？为什么这里说上拉电阻拉低了D输出的电平，似乎与名称不符----笔者也是这样认为了，所以笔者认为，所谓“上拉电阻并不是因为拉高D（漏极）输出电平才叫上拉电阻，而是因为安放在上拉电源(拉高D输出电平)正极处才称为上拉电阻”（笔者的观点不一定正确，读者可以自行理解）。

理解了上拉电阻，下拉电阻就容易理解了，上面4个电路图都一个共同的问题，那就是GS（栅极–源极）之间的电压(Ugs)取决于G极输入的电压，Ugs有什么用呢？其实Ugs的大小决定了D,S之间的阻抗Rsd大小, 而Rsd的大小也会影响D极（漏极）输入电压的大小，也就是说D输出电压的大小不仅仅受到上拉电阻的影响，G极输入电压也会影响D输入电压大小。

在实际应用中，调整G极的输入电压可能比较困难（例如该电压同时应用于多个分支电路），这种情况下如何限制Ugs的大小？聪明的小伙伴应该看出来了，最简单的办法就是在S极的上面添加一个电阻，如果下图5所示

图5 调整Rs的大小，就能够调整Rsd的大小，就能够调整D输出电压的大小，以便MOS管能够适用于尽可能多的应用场景。

所以，下拉电阻作用并不是拉低S极的电压（反而是拉高了其电压），而是拉低G,S之间的电压，结果是增加了MOS管的SD之间阻抗，增加了漏极（D）输出的电压。