
Verilog实战应用
文章平均质量分 94
这个栏目主要是记录自己学习过程中做的一些模块,包括RTL代码、tb和仿真波形
xlinxdu
佛系分享数字芯片前端设计的日常学习笔记、资料、面经和后续的工作经验…
展开
-
00 大厂的verilog代码风格与规范
虚拟机:VMware-workstation-full-14.0.0.24051环 境:ubuntu 18.04.1所有的信号名、变量名和端口名都用小写,这样做是为了和业界的习惯保持一致;常量名和用户定义的类型则用大写。使用有意义的信号名、端口名、函数名和参数名。例如模块端口名用 a2b_data、a2c_ctrl,而不是直接用 data1、ctrl1 等。信号名长度不要太长。对于超过 28 个字符的信号名,有些 EDA 工具不能够识别,太长的信号名也不容易记忆。因此,在描述清楚的前提下,尽可能原创 2022-04-13 19:32:56 · 3134 阅读 · 0 评论 -
【读书笔记】AMBA 2 AHB、AMBA 3 AHB(AHB_Lite)和AMBA 5 AHB协议比较
解读AMBA 2 AHB协议,并对比AHB2、AHB_Lite和AHB5协议的异同原创 2022-07-20 11:39:51 · 17814 阅读 · 2 评论 -
01 【Verilog实战】同步FIFO的设计(附源码RTL/TB)
文章目录一、学习内容二、基本概念三、Overview3.1 Function description3.2 Feature list3.3 Block diagram3.4 Interface description3.5 Timing(3)design四、思考和小结(1)思考(2)小结原创 2022-04-14 17:00:16 · 15696 阅读 · 16 评论 -
02【Verilog实战】异步FIFO设计(附源码RTL/TB)
二、异步FIFO (1)FIFO基本概念 (2)异步FIFO基本概念 (3)异步FIFO的作用 (4)异步FIFO的读/写指针 (5)异步FIFO空/满标志 (6)指针计数器的选择 (7)二进制与格雷码相互转换 三、Spec (1)Function descripton (2)Feature list (3)Block Diagram (4)Interface description...............原创 2022-05-17 21:32:30 · 35022 阅读 · 28 评论 -
03【Verilog实战】UART通信协议,半双工通信方式(附源码)
一、Overview (1)Theory (2)Baud Rate (3)Check Bit (4)Demand 二、Interface Description 三、Block Diagram 四、Timeing (1)write timing (2)read timing 五、Design and Functional Verification (1)RTL (2)Test Bench.........原创 2022-04-30 16:14:53 · 16858 阅读 · 14 评论 -
04【Verilog实战】SPI协议底层硬件接口设计(附源码RTL/TB)
一、SPI协议 1.1 概念 1.2 物理层 1.3 协议层 二、Spec 2.1 Function descripton 2.2 Feature list 2.3 Block Diagram 2.4 Interface description 2.5 Timing 三、Design and Verification 3.1 RTL.........原创 2022-05-23 07:29:41 · 26127 阅读 · 11 评论 -
05【Verilog实战】AMBA 3 APB接口设计(附源码RTL/TB)
一、APB协议 1.1 简介 1.2 APB2 1.3 APB3 1.4 APB4 二、Spec 2.1 Function descripton 2.2 Feature list 2.3 Block Diagram 2.4 Interface description 2.5 Timing 2.6 FSM 三、Design an....原创 2022-05-30 11:11:20 · 36482 阅读 · 16 评论