IC | Integrated Circuit 集成电路 |
LSI | Large-scale integrated circuit 大规模集成电路 |
VLS | I Very-large-scale integration超大规模集成电路 |
ASIC | Application Special Integrated Circuit 专用集成电路,芯片设计公司的主流设计流程 |
FPGA | Field Programmable Gate Array 现场可编程门阵列,与ASIC流程相对应 |
SoC | System on Chip 片上系统,一般指规模比较大的芯片,大多含有CPU/MCU等 |
MCU | Microcontroller unit 微控制器,主控模块 |
DSP | Digital Signal Processing 数字信号处理模块, IC设计公司的算法实现经常采用 |
CPLD | Complex Programmable Logic Device 复杂可编程器件,和FPGA类似 |
IP | Intellectual Property 知识产权 |
FE | Front End 前端,IC设计中的前端设计流程 |
DV | Design Verification 验证,IC设计中的验证流程 |
BE | Back End 后端, IC设计中的后端设计流程 |
FULLCHIP | fullchip level 常用于数字前端设计和验证,指系统级和芯片级 |
GLS | gate-level simulation 指数字验证中的门级仿真 |
LPS | low power simulation 低功耗仿真,多用于低功耗设计验证中 |
FM | formal 形式验证,网表与verilog进行比较 |
STA | Static Timing Analysis 静态时序分析,数字IC设计流程中的重要环节 |
Netlist | 门级网表,一般是RTL Code经过综合工具生成的网表文件 |
ECO | Engineering Change Order 在项目后期,只能在门级对芯片设计进行修改 |
DFT | Design for Test 为了增强芯片可测性而采用的一种设计方法,是数字IC流程中的重要步骤 |
ATPG | Auto Test Pattern Generator 测试向量自动生成工具, DFT中的常见流程 |
BIST | Build in System Test 内建测试系统,DFT中的常见流程 |
JTAG | Joint Test Action Group 联合测试工作组,是一种国际标准测试协议,多用于芯片测试用 |
CTS | Clock tree synthesis 时钟树综合,是数字后端实现中的重要流程 |
PD | Physical design 物理设计,一般指数字后端的版图设计 |
PV | Physical verification 物理验证,数字版图实现后需要做的验证 |
APR | Auto place and route 自动布局布线,是数字后端版图实现的主要流程 |
NDR | Non-Default Route 非默认连线规则,版图实现中的重要概念 |
Layout | 版图,指芯片最终生成的版图,类似于建筑行业中的设计图纸 |
ERC | Electronic Rule Check IC设计经过Layout后检查其版图是否符合电气规则 |
LVS | Layout versus Schematic 版图与电路图一致性检查,变成版图后检查其版图与门级电路是否一致 |
DRC | Design Rule Check 生成版图检查其是否符合工艺厂提供的设计规则,如宽度、间距、面积等 |
signoff | 验收机制,验收标准 |
Tapout | 流片,将最终的版图文件送到工艺厂去生产 |
DAC | Digital to Analog Convert 数字信号到模拟信号的转换电路 |
ADC | Analog to Digital Convert 模拟信号到数字信号的转换电路 |
CAD | Computer-Aided Design 计算机辅助设计,专门帮助提供软件自动化 |
CDC | clock domain crossing 异步时钟时序检查,是数字设计中的重要步骤 |
DMA | Direct Memory Access 直接内存存取 |
RAM | Random Access Memory 随机存储器 |
ROM | Read Only Memory 只读存储器,具有非易失性 |
EEPROM | Electrically Erasable Programmable Read-Only Memory 电可擦除只读存储器 |
DRAM | Dynamic Random Access Memory 动态随机存取存储器,最为常见的系统内存 |
SRAM | Static Random Access Memory 静态随机存取存储器 |
FLASH | Flash EEPROM Memory 闪存,同时具有RAM快速读取数据的特点 |
LUT | Look Up Table 查找表,用于存一些数据,本质就是一个RAM |
IEEE | Institute of Electrical and Electronics Engineers 电气和电子工程师协会 |
SPEC | specification 说明书,产品规范,每个岗位工程师都要写相应的spec |
RTL | Register Transformation Level 寄存器传输级,多指使用verilog来描述的层次 |
DUT | design under test 待测试的设计模块 |
DUV | design under verification 和DUT的意思类似 |
Testbench | 测试平台,数字验证搭建用来测试的平台 |
UVM | Universal Verification Methodology 主流的数字验证方法学,基于systemverilog |
REGRESSION | 回归测试,简单来说就是讲所有的测试用例不断的重复的跑,直到没有错误稳定一段时间 |
COVERAGE | 覆盖率,数字验证常用术语,主要有代码覆盖率和功能覆盖率等 |