括号匹配

#include <bits/stdc++.h>
#define  maxsize 10000
#define addsize 10
#define true 1
#define false 0
typedef int elemtype;
typedef struct
{
    elemtype *base;
    elemtype *top;
    int stacksize;
}sqstack;
int initstack(sqstack &s)
{
    s.base=new int[maxsize];
    if(!s.base)
    {
        return false;
    }
    s.top=s.base;
    s.stacksize = maxsize;
    return 0;
}
void push(sqstack &s,int x)
{
    if(s.top-s.base>=s.stacksize)
    {
        s.base=new int[maxsize+addsize];
        /*if(!s.base)
        {
            return -1;
        }*/
        s.top=s.base+addsize;
        s.stacksize+=addsize;
    }
    *s.top++=x;
}
int  pop(sqstack &s)
{
    if(s.top==s.base)
    {
        return false;
    }
    int x;

    x=*--s.top;


    return  x;
}
int fullstack(sqstack &s)
{
    if(s.top-s.base<s.stacksize)
    {
        return false;
    }
    else
    {
        return  true;
    }
}
int isempty(sqstack &s)
{
    if(s.top==s.base)
    {
        return true;
    }
    else
    {
        return false;
    }
}
int gettop(sqstack &s)
{
    if(s.top==s.base)
    {
        return false;
    }
    return *(s.top-1);
}
int bb(char n)
{
    int flag;
    if(n=='(') flag = 1;
    if(n=='[') flag = 2;
    if(n=='{') flag = 3;
    if(n==')') flag = 1;
    if(n==']') flag = 2;
    if(n=='}') flag = 3;
    return flag;

}
int main()
{
    sqstack s;
    int flag;
    char a[55];
    int len;
    int i;
    int k;
    while(gets(a)) // **包含空格用gets   无空格用 %s**
    {
        flag=1;
        initstack(s);
        len=strlen(a);
        for(i=0;i<len;i++)
        {

            if(a[i]=='{'||a[i]=='['||a[i]=='(')
                {
                    push(s,bb(a[i]));
                }
               else if(a[i]=='}'||a[i]==']'||a[i]==')')
                {
                    k=bb(a[i]);
                      if(isempty(s))
                    {
                        flag=0;
                        break;
                    }
                    else
                    {
                        if(k!=pop(s))
                        {
                            flag=0;
                            break;
                        }

                    }

                }

        }

         if(!isempty(s))
        {
            flag=0;
        }
        if(flag==1)
        {
            printf("yes\n");
        }
        else
        {
            printf("no\n");
        }
    }
    return 0;
}


在电子设计自动化(EDA)领域,Verilog HDL 是一种重要的硬件描述语言,广泛应用于数字系统的设计,尤其是在嵌入式系统、FPGA 设计以及数字电路教学中。本文将探讨如何利用 Verilog HDL 实现一个 16×16 点阵字符显示功能。16×16 点阵显示器由 16 行和 16 列的像素组成,共需 256 个二进制位来控制每个像素的亮灭,常用于简单字符或图形显示。 要实现这一功能,首先需要掌握基本的逻辑门(如与门、或门、非门、与非门、或非门等)和组合逻辑电路,以及寄存器和计数器等时序逻辑电路。设计的核心是构建一个模块,该模块接收字符输入(如 ASCII 码),将其转换为 16×16 的二进制位流,进而驱动点阵的 LED 灯。具体而言,该模块包含以下部分:一是输入接口,通常为 8 位的 ASCII 码输入,用于指定要显示的字符;二是内部存储,用于存储字符对应的 16×16 点阵数据,可采用寄存器或分布式 RAM 实现;三是行列驱动逻辑,将点阵数据转换为驱动 LED 矩阵的信号,包含 16 个行输出线和 16 个列使能信号,按特定顺序选通点亮对应 LED;四是时序控制,通过计数器逐行扫描,按顺序控制每行点亮;五是复用逻辑(可选),若点阵支持多颜色或亮度等级,则需额外逻辑控制像素状态。 设计过程中,需用 Verilog 代码描述上述逻辑,并借助仿真工具验证功能,确保能正确将输入字符转换为点阵显示。之后将设计综合到目标 FPGA 架构,通过配置 FPGA 实现硬件功能。实际项目中,“led_lattice”文件可能包含 Verilog 源代码、测试平台文件、配置文件及仿真结果。其中,测试平台用于模拟输入、检查输出,验证设计正确性。掌握 Verilog HDL 实现 16×16 点阵字符显示,涉及硬件描述语言基础、数字逻辑设计、字符编码和 FPGA 编程等多方面知识,是学习
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值