STM32 NVIC 中断优先级

最新推荐文章于 2025-01-13 00:17:49 发布

原创

最新推荐文章于 2025-01-13 00:17:49 发布 · 765 阅读

2 ·

CC 4.0 BY-SA版权

文章标签：

#stm32 #操作系统

本文详细介绍了STM32的NVIC中断优先级，包括中断优先级分组、相关寄存器如ISER、ICER、ISPR、ICPR、IABR和IP的用途和操作。STM32支持16个内核中断和68个可屏蔽中断，具有16级可编程优先级。中断优先级分组通过SCB->AIRCR寄存器设置，中断初始化和配置涉及NVIC_PriorityGroupConfig和NVIC_Init函数。

学习笔记

NVIC 中断优先级

CM3 内核支持 256 个中断，其中包含了 16 个内核中断和 240 个外部中断，并且具有 256级的可编程中断设置。但 STM32 并没有使用 CM3 内核的全部东西，而是只用了它的一部分。STM32 有 84 个中断，包括 16 个内核中断和 68 个可屏蔽中断，具有 16 级可编程的中断优先级。而我们常用的就是这 68 个可屏蔽中断，但是 STM32 的 68 个可屏蔽中断，在 STM32F103 系列上面，又只有 60 个（在 107 系列才有 68 个）。

在 MDK 内，与 NVIC 相关的寄存器，定义了如下的结构体：

typedef struct
{
		__IO uint32_t ISER[8];		 /*!< Interrupt Set Enable Register */
		uint32_t RESERVED0[24];
		__IO uint32_t ICER[8];		 /*!< Interrupt Clear Enable Register */
		uint32_t RSERVED1[24];
		__IO uint32_t ISPR[8]; 		/*!< Interrupt Set Pending Register */
		uint32_t RESERVED2[24];
		__IO uint32_t ICPR[8]; 		/*!< Interrupt Clear Pending Register */
		uint32_t RESERVED3[24];
		__IO uint32_t IABR[8];		 /*!< Interrupt Active bit Register */
		uint32_t RESERVED4[56];
		__IO uint8_t IP[240]; 		/*!< Interrupt Priority Register, 8Bit wide */
		uint32_t RESERVED5[644];
		__O uint32_t STIR;			 /*!< Software Trigger Int

最低0.47元/天解锁文章