
Verilog HDL
007_rbq
007rbq
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
键盘显示电路 Verilog 代码
module jp(clk100khz,din,scan,dout);input clk100khz;//数码管扫描参数,为100khzinput [3:0] din;//按键输入output reg [7:0] dout;//七段数码管值output reg [5:0] scan;//数码管位码reg[3:0] cnt,s;//数码管扫描参数reg [7:0]temp,led1,l...转载 2019-06-29 17:39:43 · 2215 阅读 · 0 评论 -
8个彩灯闪烁的代码Verilog HDL
module light8(clk100khz,light);input clk100khz; output[7:0] light; parameter len=7; reg[7:0] light; reg[25:0] count,count1; reg clk,clk1,clk2,b; reg[1:0] flag;//flag shi zhuangtaireg [5...转载 2019-06-29 17:45:00 · 7419 阅读 · 2 评论