
DDR
文章平均质量分 69
刘小奔儿
奋斗的小鸟
展开
-
ZYNQ的PL控制PS的DDR
本次工程是用PL端控制PS的DDR,下面是一些过程1. 创建一个ZYNQ核选择高速互联总线,因为DDR速率比较快,所以PS与PL端的交互,我们选择HP,高速AXI连接,位宽选择32,和DDR位宽保持一致即可2. 勾选Enable DDR,选中DDR的型号,还有Width,我选的是32,可以根据个人情况进行选择,其他都是默认的,点击确定3. 我们设置的HP端口是AXI3的端口,我们要使用的是AXI4,所以我们需要一个AXI互联桥把AXI3转成AXI4,我们在IP添加的一栏中搜索:AXI原创 2021-10-20 15:28:27 · 6925 阅读 · 6 评论 -
FPGA控制DDR读写(AXI4总线接口)
FPGA控制DDR读写原创 2022-02-14 10:58:03 · 13461 阅读 · 8 评论 -
DDR内存大小计算以及MIG核配置
DDR内存大小计算以及MIG核的配置介绍原创 2022-02-14 10:05:51 · 6482 阅读 · 2 评论