用脚本运行Modelsim教程

1.概述&优势

做FPGA的人多数用的是Quartus/Vivado这两个软件进行仿真，有时用这两个软件会调用Modelsim进行仿真看波形，但每次调用Modelsim速度都比较慢，且对于大工程而言，需要反复迭代的时候，这种方法就显得比较麻烦了。对于做数字IC的人而言，通常用Modelsim/VCS进行仿真，VCS多数是用脚本跑的，而网上有关用脚本跑Modelsim的例子和教程都不多，所以这篇博文主要是描述如何用脚本跑Modelsim。
用脚本运行Modelsim的好处主要有以下几点：
1.Modelsim也可以对verilog/VHDL进行语法检查；
2.运行速度大大提高；
3.对于需要修改代码反复迭代的工程，用脚本会便利很多；
4.看内部信号很方便。

2.用脚本运行Modelsim的教程

Modelsim本质上是用脚本运行的，Quartus调用Modelsim也是用的脚本，用脚本跑Modelsim非常简单，但看懂会用脚本却不是一件简单的事。首先，编写好后缀名为.do的文件，在Modelsim中，将工作目录切换到xxx.do文件所在目录下，然后在Transcript窗口中的命令行输入 do xxx.do即可(代码文件最好跟.do文件在同一个目录下)。切换工作目录的方法如下图，点击Change Directory：

这里提供一个参考脚本：

#####################################################################################
#
# File Name     : wave.do 
# Author        : Luk.wj
# Date          : 2021.09.28
# Description   : The main scripts for modelsim.
#
#####################################################################################
# Use in the transcript window of modelsim
# Before beginning, should change the directory
# Input the "do wave.do" command, the simulation will execute automatically

# -----------------------------------------------------------------------------------
# Preparation for the beginning
# -----------------------------------------------------------------------------------
quit -sim       ;# Exit the current project
.main clear     ;# Clear command window information

# -----------------------------------------------------------------------------------
# Bulid the libraries & Map
# -----------------------------------------------------------------------------------
vlib work  
vmap work work 

# -----------------------------------------------------------------------------------
# Simulation
# -----------------------------------------------------------------------------------
# Compile the .v files -f verilog
# use vcom compile VHDl files			      	
vlog -work work a_FIFO.v div_2.v div_8.v TOP.v TOP_tb.v 

# Compile IP files

# Simulate	
vsim -t 1ns -voptargs="+acc" work.TOP_tb -debugdb ;# -debugdb is used for schematic window

# Add wave							  
add wave TOP_tb/i1/*
add wave TOP_tb/i1/FIFO/*

# Open window
view structure
view signals

# Run until break
run -all

前仿的话，vsim这个命令要加上 “+nospecify”
另外，Modelsim还可以看电路图，只需在vsim加 -debugdb 这个选项即可，上述脚本包含了这个选项。通过右键你tb例化的模块，Add to -> Schematic -> full查看打开原理图。

3.Reference

流程可参考：https://blog.youkuaiyun.com/qq_43546203/article/details/117480261
脚本详解可参考：https://www.cnblogs.com/IClearner/p/7273441.html