
VHDL语言学习
深入学习VHDL语言,致力于编写出更严谨、更规范的代码。
学习永无止境@
一名FPGA开发人员。
展开
-
使用vhdl语言设计一个简单的图像生成模块,可用于简单的图像收发测试
使用vhdl语言设计一个简单的图像生成模块,可用于简单的图像收发测试原创 2025-02-08 18:37:31 · 126 阅读 · 0 评论 -
VHDL中record类型学习
VHDL中record类型学习原创 2024-12-18 20:38:48 · 304 阅读 · 0 评论 -
使用VHDL语言实现TXT文件的读写操作
使用VHDL语言实现TXT文件的读写操作原创 2025-04-18 23:24:49 · 494 阅读 · 0 评论 -
使用VHDL语言实现单bit信号的数字滤波功能
使用VHDL语言设计一个具有单bit数字滤波功能的模块,并且这个模块具备滤波时间当量可设置、滤波时间可设置、滤波后信号输出初始值可设置的功能。原创 2024-12-26 10:29:04 · 227 阅读 · 0 评论 -
使用VHDL语言实现Tick信号生成和时钟分频功能
使用VHDL语言设计一个模块,该模块用于生成1us的tick信号,也可以用于生成占空比为50%的方波。原创 2024-12-25 19:05:26 · 297 阅读 · 0 评论 -
使用VHDL语言实现复位信号的异步复位同步释放处理
为了避免复位信号的亚稳态问题,通常要对外部输入的复位信号或者PLL产生的LOCK信号进行异步复位同步释放处理。原创 2024-12-23 17:26:48 · 265 阅读 · 0 评论 -
使用VHDL语言实现外部输入信号的同步功能
使用VHDL实现外部输入信号的同步功能原创 2024-12-23 15:01:21 · 96 阅读 · 0 评论 -
VHDL中最常用的两种数据类型
VHDL中最常用的两种数据类型,一种是std_logic,表示一位逻辑变量;另外一种是std_logic_vector(n-1 downto 0),表示n位逻辑向量。原创 2024-12-23 12:47:09 · 388 阅读 · 0 评论 -
VHDL模块的组成部分
简单介绍了VHDL模块的组成部分原创 2024-12-23 11:17:14 · 165 阅读 · 0 评论