qq_41858135的博客

野火FPGA的多路选择器代码 timescale 1ns/1ns //时间尺度、精度单位定义，决定“#（不可被综合，但在可 //综合代码中也可以写，只是会在仿真时表达效果，而综合 //时会自动被综合器优化掉） ”后面的数字表示的时间尺度和 //精度，具体表达含义为:“时间尺度/时间精度”。为了以后 //编写方便我们将该句放在所有“.v”文件的开头，后面的代 //码示例将不再显示该句 module tb_mux2_1(); //testbench 的格式和待

状态机 最后的输出不仅和当前状态有关还和输入有关则称为 Mealy 状态机。最后的输出只和当前状态有关而与输入无关则称为 Moore 型状态机。

Verilog 语法注意 在 always 或 initial 语句中被赋值的变量都一定是 reg 型变量，凡是在 assign 语句中被赋值的变量，一定是 wire 型变量。 module的定义（）中语句用“,”结束，最后一句不用。 “<=”（非阻塞赋值）和“=”（阻塞赋值）。 ...