- 博客(1)
- 收藏
- 关注
RSS订阅原创 verilog求助
想求助一下各位大神，我想把key_value[3:0]作为led_value[7:0]的高四位和第四位，并将其连在一起做出顶层原理图。图上方式在仿真中跑出来高四位还是高阻态没有输入值。 所用软件:quartus10.1
2020-08-27 10:23:02
251
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人