qq_41300075的博客

可编程逻辑块（CLB，Configurable Logic Block）作为Xilinx FPGA实现时序逻辑和组合逻辑的最主要资源部件，如图1-1 每个CLB包含两个Slice，并引出逻辑连线至开关矩阵（Switch Matrix，作为布线资源），同时还包含着算术进位逻辑的功能（CIN,COUT，进位输入和输出）。其中每个Slice包含4个6输入LUT查找表（每个L...

Xilinx-7系列fpga 时钟资源与结构介绍

目录亚稳态现象（metastability）一、概念1.定义2."小球与山坡"模型3.亚稳态时序图分析二、亚稳态的工作量化指标亚稳态现象（metastability）亚稳态现象在数字电路和集成电路中普遍存在,能否最大可能的避免亚稳态,直接决定了设计的成功率.参考文档：Intel（Altera）《Understanding Metastability in FPGAs》一、概念1.定义触发器的输入数据时序应满足tsu建立时间和保持时间th，当输入时序不满足时，触发器就会工作在亚稳态，进而对触发器

目录时钟无缝切换(Clock Switching Glitch Free)一、直接时钟切换电路二、一种时钟无缝切换电路（Related clk switching with free-glitch）1.实现思路：2.切换时序分析：3.细节注意：4.电路缺陷：三、改进的时钟无缝切换电路（Unrelated clk switching with free-glitch）四、回顾Xilinx FPGA 时钟部件原语1. BUFGCTRL2. BUFGMUX3. BUFGMUX_CTRL五、一道经典数字IC的笔试题