提高相噪本底，降低晶振相噪损失的方法

最新推荐文章于 2024-09-26 17:03:00 发布

Dylan9696

最新推荐文章于 2024-09-26 17:03:00 发布

阅读量1.1k

点赞数 2

分类专栏：硬件学习

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/qq_40964193/article/details/89529646

版权

硬件学习专栏收录该内容

5 篇文章

订阅专栏

本文探讨了降低晶振相位噪声的有效方法，包括输出隔离与阻抗匹配、电源与芯片选型关注底噪、模拟与数字电源分离、选用低噪声器件并优化电源滤波、以及电路布局与接地策略。这些策略对于提高相噪本底，减少晶振相噪损失至关重要。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1、提高相噪本底，降低晶振相噪损失的方法？

a．输出隔离，阻抗匹配；

b．主要是电源，其他芯片选型要关注底噪；

c．模拟电源和数字电源尽量分开；

d．器件需要选择低噪声的，一般远端好解决还是取决于源的自身，电平幅度和阻抗需要匹配，现在一般数字化处理，模电部分尽量用屏蔽盒，电源滤波是最重要的，纹波在100mV以下；

e．单点接地，信号线越短越好，大电流线远离信号线，多层板隔离；

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。