- 博客(8)
- 收藏
- 关注
RSS订阅原创 TMP112的IIC接口调试
在写操作过程中，当写使能信号出现后，模块开始工作，写入7bit从机地址加1bit写使能和8bit指针寄存器，并配置该指针寄存器指向寄存器的高8bit和低8bi字节数据(这里需配置三次，指针寄存器分别指向配置寄存器、温度下限寄存器和温度上限寄存器)。状态2表示主机配置从机地址+写指令，然后配置指针寄存器(bit1和bit0来寻址一个指定的数据寄存器)+高低字节数据，状态7表示主机配置从机地址+写指令，然后配置指针寄存器(bit1和bit0来寻址指定的数据寄存器)的过程。以上即一次读写操作过程。
2025-02-18 14:18:35
590
1
原创 基于FPGA的并行DDS设计
本文的多路DDS并行模块主要通过输入四个相位相差90°的频率控制字，输出控制字对应的低分辨率且宽带宽的时钟信号。该多路DDS并行模块主要包括相位加法器、rom查找表和多路复用器。
2023-07-18 13:39:42
935
1
原创 SGM58031的IIC接口调试过程
圣邦微电子推出的SGM58031是具有16位分辨率的精密模数转换器（ADC），设计具有高精度、低功耗和易于实现的特点，具有片内基准电压源和振荡器，数据通过兼容I2C的串行接口进行传输。
2022-12-01 15:38:25
3550
2
原创 用microblaze搭配sdk配置AD9528芯片
AD9528是ADI(亚德诺半导体技术有限公司, Analog Devices, Inc. 简称ADI )出品的一款双级PLL，集成JESD204B SYSREF发生器，可用于多器件同步。一级锁相环(PLL1)：通过减少系统时钟的抖动，从而实现输入基准电压调理；二级锁相环(PLL2)：提供高频时钟，可实现来自时钟输出驱动器的较低积分抖动以及较低宽带噪声；外部VCXO晶振(晶振频率范围：0~400MHz)：提供PLL2所需的低噪声基准电压，以满足苛刻的相位噪声和抖动要求，实现可以接受的性能；片
2022-05-18 17:15:38
2421
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人