
verilog
verilog相关
阿莹的三石
普通人中普通的人
展开
-
8b10b
RD初始为-1,表示0比1多。进来一个8b,先看是K码还是D码,此处只说D码,K码同理。拿D0.0举例:低5bit是0进入5b6b,现在RD是-1,用-1的编码出来是100111。这时候RD变为+1,继续3b4b出来是0100,RD变为-1进行下一次8b10b。形成10bit就是100111_0100。如此循环往复Dx.P7 Dx.A7是因为非comma不能出现连续5个0五个1的原因。举个例子D18.7出来是010011,假如此时RD为-1,如果选择Dx.P7=1110,那么会出现D code有原创 2024-12-18 15:32:13 · 104 阅读 · 0 评论 -
vcs coverage merge
vcs coverage merge原创 2024-09-29 14:21:55 · 274 阅读 · 0 评论 -
vcs -cm_dir -cm_name
vcs -cm_dir -cm_name原创 2024-09-25 14:40:41 · 356 阅读 · 0 评论 -
vcs solve fail停止仿真
vcs solve fail停止仿真原创 2024-09-14 10:34:18 · 249 阅读 · 0 评论 -
sv 子类父类约束关系
systemverilog 父类子类随机约束以及层次化随机,随机注入原创 2024-08-02 13:21:24 · 358 阅读 · 0 评论 -
sv default_constraint and soft constraint
default constraint是一个语句块,里面可以对一些变量给固定随机值。外部给了某个变量另外一个随机语句,最终结果会被外面随机语句控制,内部default不再起作用。soft constraint是一行语句,里面可以对一个变量给固定随机值。外部给这个变量新的随机语句,如果和内部原来随机冲突了,取外面的随机值。如果和内部的不冲突,取两者的交集。原创 2024-07-04 11:59:39 · 244 阅读 · 0 评论 -
verilog与或非操作符
逻辑操作符 逻辑与 && 逻辑或 || 逻辑非 !位操作符 一元非 ~ 二元与 & 二元或 | 二元异或 ^归约操作符(单目运算符) 与归约 & 或归约 | 异或归约 ^...原创 2018-09-03 21:14:05 · 22330 阅读 · 0 评论