FPGA/数字IC/通信算法

当前在无线通信信号处理中，基本都是基于Python或者Matlab做浮点算法仿真设计，然后部署在硬件DSP或者FPGA中。算法部署在浮点DSP中，基本可以平移，但由于算法速率与成本，灵活性等原因，部分算法也会部署在FPGA中进行实现。常见的数字信号处理，图像处理等需要并行计算的场景，往往需要FPGA参与运算。那么浮点算法部署到FPGA上往往需要一个算法定点化的步骤，该步骤决定了算法性能，FPGA资源消耗，甚至决定了算法部署的成功与失败。本文主要讲述了定点化基础以及算法定点化基本流程。

在实际应用中，通常会使用快速傅里叶变换（Fast Fourier Transform，FFT）算法来高效地计算DFT，DFT的直接计算涉及到对每个频域样本 X[k]的计算，每个样本都需要对时域信号 x[n]的所有N个样本进行乘法和累加操作。因此，对于N个样本的信号，DFT需要进行 N×N次乘法操作，即乘法复杂度是 O(N*N)。而FFT可以将复杂度降低到 O(Nlog⁡N)，FFT算法的核心思想是将一个DFT分解为多个小规模的DFT，然后利用这些小规模DFT的结果来构建原始DFT的结果。

在计算机系统的发展过程中，曾经提出过多种方法表达实数。【1】典型的比如相对于浮点数的定点数（Fixed Point Number）。在这种表达方式中，小数点固定的位于实数所有数字中间的某个位置。货币的表达就可以使用这种方式，比如 99.00 或者 00.99 可以用于表达具有四位精度（Precision），小数点后有两位的货币值。由于小数点位置固定，所以可以直接用四位数值来表达相应的数值。SQL 中的 NUMBER 数据类型就是利用定点数来定义的。

我们在设计好数字滤波器时总会有一个必要的过程，即定点化和数据比对，我们需要设计相应RM（reference model）来生成golden 数据，以便FPGA部署的正确性，即Verilog 仿真结果与RM比对成功才能表面我们的FPGA实现的结果，正是我们想要的FIR数字滤波器。同时示例代码中还对MATLAB 数据与Python 脚本交互，即读取.mat文件做了一个说明。FIR滤波器设计在传统的数字信号处理中是一项必备的技能，希望能对大家有一定的帮助。