(1)=====创建文件
(2)=====编写testbench文件=======
主文件
`timescale 1ns / 1ps
//=====(2)计数器,循环移位,串并转化=======
module Counter (Clk,En,Rst,Cnt_result //功能一端口(计数器)
); //功能二端口(循环移位,串并转换)
//端口定义
input Clk;
input En,Rs