小秦同学的博客

FPGA入门的一些资料

vivado开发第一步，新建工程及文件夹介绍

首先放一张K7系列的资源表。

单bit、多bits跨时钟域处理方法；convergence in the crossover path；divergence in the crossover path；divergence of meta-stable signal；Re-convergence of synchronized signals；

现在在做的FPGA工程是基于以前的工程，其中flash配置啊什么的都没有进行过修改，之前是采用的spi x1的模式，现在新的数字版改为了spi x4的模式，所以我就认为需要修改xdc约束文件。但是在xdc文件中搜索相关引脚，发现并没有对其做任何约束和定义，所以考虑应该是FPGA固有的一些配置引脚，不需要单独定义和约束。下图是vivado中官方提供的spi x4的配置电路。...

一文让你看懂IIC\SPI\UART协议

组合逻辑之乘法器的4种方法——并行、移位相加、查找表和加法树乘法器

verilog实现偶数分频、奇数分频、小数分频和倍频的代码和仿真！testbench及仿真图50％占空比的3分频50％占空比的5分频testbench及仿真图250/3分频250/3分频，3个慢时钟对应250个快时钟

verilog中task、function和moudle的区别task可以启动其他任务或者函数；而function不能启动任务task可以定义自己的仿真时间，而function不可以；function返回一个值，而task不返回值；function至少需要一个输入变量，而task可以没有或者有多个类型的变量；function的目的是返回一个用于表达的值；moudle可以实现复杂的时序逻辑，而task不行，task不可以有always语句，task和function只能实现

FPGA实现FIR滤波什么是FIR滤波？FIR(Finite Impulse Response) Filter:有限冲激响应滤波器。FIR滤波器这里就不赘述其原理了，晚上有很多解释的。我这里给两个我参考的，并且认为还不错的一个视频教你理解两种数字滤波器，学数字信号处理必看FIR数字信号滤波器FIR滤波器的verilog实现源代码`timescale 1ns / 1ps////////////////////////////////////////////////////////

FPGA中的数据格式文章目录FPGA中的数据格式浮点数IEEE754标准(基数为2的情形)三种精度规格化和非规格化浮点数运算（这里用十进制为例）定点数整数定点纯小数定点带小数浮点数与定点数的比较浮点数浮点数由4部分组成：符号位、尾数、基数、指数IEEE754标准(基数为2的情形)三种精度单精度(32位，对应于C语言中的float)双精度(64位，对应于C语言中的double)扩展精度三种精度总结规格化和非规格化规格化当E所表示的二进制序列不全为0也不全

[DRC PDRC-150] Input clock phase alignment完整错误信息：[DRC PDRC-150] Input clock phase alignment: Unsupported MMCME2_ADV connectivity. For cell pll/inst/mmcm_adv_inst with COMPENSATION mode ZHOLD, the pll/inst/mmcm_adv_inst/CLKIN1 pin with signal pll/inst/clk

generate语句没有被综合原始代码和RTL代码：RTL:空的解决：找到问题后，忍不住说一句：MD脑残！for (i = 1;i > 12;i = i + 1'b1)这个地方大于12，怎么可能综合的出来啊，第一个都没有执行。修改如下：for (i = 1;i < 13;i = i + 1'b1)这里变量类型也需要修改 wire [15:0] SR_DATA[12:1]; wire [12:1] F_Ywdat; wire [12:1] F_Ywclk

vivado综合时模块被优化问题现象问题解决查了很多综合被优化的帖子，我得出的结论是：大部分被优化的问题还是出在代码自身！可以看下这个博主写的，积累经验！【FPGA_003】vivado 综合后查看原理图，多个模块被综合掉我的问题复位信号没有悬空了，没有控制到！修改后就解决了！！！愚蠢的自己，hhhh。...

目录数字IC及？？？数字IC岗位IC设计的主要职责如下:IC验证的主要职责如下：怎样学习数字IC相关知识Verilog推荐资料和书籍：System Verilog推荐书籍：UVM推荐资料和书籍：数字IC及？？？    数字IC近些年热度越来越高，在2020年，我国将集成电路这一专业设置为一级学科，这足以看出我国对这方面的重视；并且随着国外的芯片限制，国内加大了对集成电路的投资，着力发展芯片产业，这方面人才的需求也在不断扩大。很多同学都萌生了转行数字IC的想法，其中也包括我。还在纠结自己方向以及想了解

FPGA将testbench数据写入文件