不会武功的火柴的博客

在FPGA开发过程中，会随着设计的调试与更新，软件版本会不断地迭代，当迭代次数较多时，很容易忘记版本，影响版本记录，手动在程序中添加编译时间版本比较麻烦，也有可能在更改过程中会忘记，如果使用自动的获取当前时间的方式，每次在编译时即将当前时间写入设计中，即方便又不会出现忘记的情况。这里使用两种方式来实现自动获取编译时间戳的方式，一种是网上所说的通过TCL脚本的方式自动获取时间写入设计的方式，另一种是使用XILINX原语的方式。

通过Vivado固化MCS到Flash的过程中，需要将Bit文件转换为MCS文件，每次通过Vivado界面点击步骤相对繁琐，为了简化转换MCS文件的过程，通过执行一条脚本的方式来一键生成MCS文件。