不会武功的火柴的博客

在FPGA开发过程中，会随着设计的调试与更新，软件版本会不断地迭代，当迭代次数较多时，很容易忘记版本，影响版本记录，手动在程序中添加编译时间版本比较麻烦，也有可能在更改过程中会忘记，如果使用自动的获取当前时间的方式，每次在编译时即将当前时间写入设计中，即方便又不会出现忘记的情况。这里使用两种方式来实现自动获取编译时间戳的方式，一种是网上所说的通过TCL脚本的方式自动获取时间写入设计的方式，另一种是使用XILINX原语的方式。

通过Vivado固化MCS到Flash的过程中，需要将Bit文件转换为MCS文件，每次通过Vivado界面点击步骤相对繁琐，为了简化转换MCS文件的过程，通过执行一条脚本的方式来一键生成MCS文件。

通常使用microblaze软核的场景一般不是socfpga芯片，本次使用ZYNQ芯片是想验证一下microblaze地址空间的读写操作，手头上只有一块zynq的板子，于是想在PL端添加microblaze软核测试；

(本次使用软件版本为Vivado 2019.2和VCS 2018)一、编译仿真库1、如下图选择Tools->Compile Simulation Libraries2、如下图①选择仿真工具；②③选择器件库（为了节省编译库时间，这里只选用VU器件，具体按实际情况选择）；④选择编译库保存路径；⑤选择仿真工具路径；⑥开始编译库；3、如下图在编译库过程中，编译库过程中不要取消，要重新编译，等待本次编译完成后再重新编译；二、设置仿真工具、仿真环境1、完成编译库之后，选择 Tools->Set

在对FPGA代码仿真的时候，有时候需要使用脚本进行仿真，当脚本仿真带有vivado IP核的时候，由于有些IP核仿真需要的文件比较多，并且不再同一个目录下，要一个一个的把所需的仿真文件找出来比较繁琐，此时我们可以用如下tcl将仿真所需文件导出report_compile_order -file file.src 导出综合&仿真所需文件所在目录保存在file.src文件中...