
FPGA
方子讷讷
这个作者很懒,什么都没留下…
展开
-
DDR3联合HDMI进行图片数据的传输
DDR3联合HDMI进行图片数据的传输项目概况 DDR3 IP核调用及介绍DDR3 IP核的调取 IP核引脚以及功能说明DDR3内部模块仲裁模块 读写模块 仿真测试DDR3外部模块外部读写模块 内外联合测试仿真HDMI模块encode模块 par2ser模块 HDMI仿真测试DDR3联合HDMI项目概述本次项目是为了实现DDR3联合HDMI,进行一幅1024*768图片的显示,在PC机上利用串口讲图片的数据发送给DDR3并存入到DDR3中,然后由HDMI将数据.原创 2020-06-11 19:20:19 · 6087 阅读 · 5 评论 -
在Artix7下测试并仿真DDR3模块
Ref:UG586框图时钟说明:DDR3的时钟为400M,来源于DDR3 IP核分配。 DDR3 IP核的时钟为200M,来源于晶振通过PLL分频得到。 用户时钟(Ctrl)为100M,来源于DDR3 IP核分配。Ctrl为用户编辑模块,主要功能就是简化MIG_IP核的用户接口以及配置成用户所需要的端口信号。先介绍下DDR3的接口:ddr_addr DDR3的行列地址 ddr_ba DDR3的ba...原创 2020-05-14 18:54:37 · 1526 阅读 · 1 评论 -
Vivado软核microblaze用gpio控制led(详细)
Vivado软核microblaze用gpio控制led软件版本:vivado2017.2芯片型号:xc7a35tcsg325-2AXI通用输入/输出(GPIO)核心提供了一般性AXI的目的输入/输出接口。优点:操作简便缺点:速度慢然后介绍下AXI GPIO(2.0)这个IP。在下面我们也用到了这个IP。特点:1.支持AXI_lite 接口规格。 2.支持单/双通道...原创 2018-11-15 10:38:48 · 12873 阅读 · 6 评论