modelsim仿真ISE工程时出现# ** Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work

最新推荐文章于 2025-05-17 17:13:51 发布
转载 最新推荐文章于 2025-05-17 17:13:51 发布 · 8k 阅读 · 17
文章标签：

#FPGA #ISE #Modelsim

本文解决了一个常见的问题：在使用ISE调用Modelsim进行仿真时，若先前已使用Modelsim仿真过Quartus II工程，再次仿真ISE工程会遇到错误。解决方案为在Modelsim中删除work(unavailable)libraryrtl_work，即可正常进行ISE工程的仿真。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

今天在使用ISE调用Modelsim的时候，遇到下面图1的错误：

  

图1 Modelsim出现的错误

  找了半天解决方法，找到了下面的解答（http://blog.sina.com.cn/s/blog_6e394a3d0101722o.html）。

  通常情况下一台电脑上即装有ISE，又装有quartus ii且二者的仿真库都在modelsim里编译好，在用modelsim仿真过quartus ii工程之后再用modelsim仿真ISE工程就会出现如题所示错误：Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work"，此时在modelsim界面的library栏处找到work(unavailable) library rtl_work,将其删除，即可进行ISE工程的仿真。

    以后每次仿真过quartus ii工程之后再仿真ISE工程可能都会出现这种情况，那就每次都记得出现错误时就把work(unavailable) library rtl_work删除，再进行ISE工程的仿真。

删除了work(unavailable) library rtl_work之后，在仿真就没有错误了！

 

上面是博客：modelsim仿真ISE工程时出现# ** Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work

的内容。

我的错误也类似，只要将library后面跟着的目录在modelsim删掉在运行就行了。

我的是提示这个work有问题

然后我先将Modelsim下面的那个work先删了，然后在点击运行xilinx的仿真文件.fdo文件。

就能成功运行了。

modelsim仿真ISE工程时出现# ** Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work"
ltlantou的专栏
04-17 2935
通常情况下一台电脑上即装有ISE，又装有quartus ii且二者的仿真库都在modelsim里编译好，在用modelsim仿真过quartus ii工程之后再用modelsim仿真ISE工程就会出现如题所示错误：Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work"， 1.此时在modelsim界面的librar
Quartus Prime18.0 中解决仿真报错 Error: (vsim-19) Failed to access library 的问题
吉大秦少游
05-18 1万+
Quartus Prime软件本身可以通过新建VWF文件的方式进行时序和组合仿真，并根据VWF生成TestBench文件，使用时，发现在进行功能仿真（run function simulation）时出现报错如下： Error: (vsim-19) Failed to access library "cyclone_ver" at "cyclone_ver" 这种类型的错误有220处，大致意思为库文件无法加载，百度的方法只讲到了如何在Assignments->Setting和Tools->Op
quartus II 中解决无法使用ModelSim的问题（库文件无法打开）仿真报错 Error: (vsim-19) Failed to access library 的问题
m0_73751696的博客
10-04 2000
2.进行相关设置，值得一提的是最后的Output directory 的目录就是simulation里面的qsim。1.先打开上方任务栏 TOOLS-点击Launch Simulation Library Compiler。然后点击该页面最底下的的Start Compilation后再返回方针页面尝试。这是我在配置过程中遇到的问题并已经成功解决，希望能同样帮助到你，祝你好运。3.如果依旧不能成功，返回点击Tools-Options。你需要确保Modelsim的路径已经配置。
# ** Error: (vsim-19) Failed to access library ‘./rtl_work‘ at “./rtl_work“.# # No such file or di
本博客仅供免费阅读，不提供咨询服务。请勿私信。
11-15 641
# ** Error: (vsim-19) Failed to access library './rtl_work' at "./rtl_work". # # No such file or directory. (errno = ENOENT)
Vivado2024.2+Modelsim仿真环境搭建大全(保姆式说明)
zyp626的博客
05-17 3219
选择有效的安装路径后，将不存在空间不足的告警，同时Installation Locations中会显示安装的插件，此处为Vivado,Vitis_HLS,PDM,Docnav和前面设置的一致，，Disk Space Required中会显示当前路径可用空间以及安装需要空间58.85G，再点击“Next”图标。运行仿真后，如果某个变量的值一直为1'hz，如下图的tesett，表示tesett的状态为不定状态，新手容易犯的一个错误是无信号输入，此时要检查设计仿真文件，是否无信号传入到tesett。
xilinx ISE 软件仿真时出现 Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work"解决办法
05-06 4818
通常情况下一台电脑上即装有ISE，又装有quartus ii且二者的仿真库都在modelsim里编译好，在用modelsim仿真过quartus ii工程之后再用modelsim仿真ISE工程就会出现如题所示错误：Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work"，此时在modelsim界面的library栏处找到w
vivado联合modelsim报错：vsim-19 Failed to access library ‘unisims_ver‘ at ‘unisims_ver‘
我要变强Wow
01-31 1万+
又遇到新的联合仿真报错啦！
【Questasim】报错001 Failed to access library
weixin_41863703的博客
01-05 2435
报错： Error (suppressible): (vopt-19) Failed to access library ‘work.10’ at “work.10”. Error loading design 原因： vsim -i -classdebug -solvefaildebug -coverage -coverstore C:/questasim64 10.6c/examples -testname mcdf_full_random_test -sv_seed random
vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneive_ver -L rtl_work -L work -voptargs=""+acc"" b_code_1_tb # Start time: 14:49:08 on Jun 09,2025 # ** Note: (vsim-3812) Design is being optimized... # ** Error: (vopt-13130) Failed to find design unit b_code_1_tb. # Searched libraries: # altera_ver # lpm_ver # sgate_ver # altera_mf_ver # altera_lnsim_ver # cycloneive_ver # rtl_work # work # work # Optimization failed # ** Note: (vsim-12126) Error and warning message counts have been restored: Errors=1, Warnings=0.什么意思
06-11
基于您遇到的 `vsim` 报错 **“vopt-13130 Failed to find design unit `b_code_1_tb`”**，结合引用内容和常见仿真环境配置经验，以下是系统化的排查与解决方案： --- ### **问题核心原因分析** 此错误表明仿真器...
Error: (vish-42) Unsupported ModelSim library format for "D:/BaiduNetdiskDownload/top_clock_new/simulation/modelsim/rtl_work". (Format: 4)
07-01
我们正在处理ModelSim中的"Unsupported ModelSim libraryformat"错误（错误代码vdel-42）。根据引用[1]，该错误通常发生在尝试删除或访问一个格式不兼容的库时。具体错误信息显示库的格式为4，而当前ModelSim版本...
# Start time: 10:12:28 on Jul 01,2025 # Loading work.tb_led # ** Error: (vsim-3037) D:/FPGAsxProject/led1/par/../sim/tb_led.v(22): Missing instance name in instantiation of 'led_flow'. # Time: 0 ps Iteration: 0 Instance: /tb_led File: D:/FPGAsxProject/led1/par/../sim/tb_led.v # Error loading design # Error: Error loading design # Pausing macro execution # MACRO ./led_run_msim_rtl_verilog.do PAUSED at line 12 # Load canceled
最新发布
07-02
好的，我现在需要帮助用户解决他们在使用ModelSim进行Verilog仿真时遇到的错误。错误信息是“Missing instance namein instantiation of 'led_flow'”，发生在tb_led.v文件的第22行。用户可能是在实例化模块时遗漏了...
WINDOW2 START Reading C:/questasim64_10.7c/tcl/vsim/pref.tcl # 10.7c # do ../TB/run2.do # ** Warning: (vlib-34) Library already exists at "work". # QuestaSim-64 vmap 10.7c Lib Mapping Utility 2018.08 Aug 18 2018 # vmap work work # Modifying modelsim.ini # QuestaSim-64 vlog 10.7c Compiler 2018.08 Aug 18 2018 # Start time: 15:42:27 on Mar 14,2025 # vlog "+cover=bsfce" ../RTL/DIG_clk_cnt.v # -- Compiling module DIG_clk_cnt # # Top level modules: # DIG_clk_cnt # End time: 15:42:27 on Mar 14,2025, Elapsed time: 0:00:00 # Errors: 0, Warnings: 0 # QuestaSim-64 vlog 10.7c Compiler 2018.08 Aug 18 2018 # Start time: 15:42:27 on Mar 14,2025 # vlog "+cover=bsfce" ../RTL/Dynamic_dispaly.v # -- Compiling module Dynamic_dispaly # # Top level modules: # Dynamic_dispaly # End time: 15:42:27 on Mar 14,2025, Elapsed time: 0:00:00 # Errors: 0, Warnings: 0 # QuestaSim-64 vlog 10.7c Compiler 2018.08 Aug 18 2018 # Start time: 15:42:27 on Mar 14,2025 # vlog "+cover=bsfce" ../RTL/top.v # -- Compiling module top # # Top level modules: # top # End time: 15:42:27 on Mar 14,2025, Elapsed time: 0:00:00 # Errors: 0, Warnings: 0 # case004 # ../Output/func_report/Log/case004.log # ../Output/func_report/Wlf/case004.wlf # ../Output/func_report/Ucdb/case004.ucdb # QuestaSim-64 vlog 10.7c Compiler 2018.08 Aug 18 2018 # Start time: 15:42:27 on Mar 14,2025 # vlog ../TB/testbench.v # -- Compiling module testbench # # Top level modules: # testbench # End time: 15:42:27 on Mar 14,2025, Elapsed time: 0:00:00 # Errors: 0, Warnings: 0 # vsim -voptargs="+acc" -coverage work.testbench -l ../Output/func_report/Log/case004.log # Start time: 15:42:27 on Mar 14,2025 # ** Note: (vsim-8009) Loading existing optimized design _opt # // Questa Sim-64 # // Version 10.7c win64 Aug 18 2018 # // # // Copyright 1991-2018 Mentor Graphics Corporation # // All Rights Reserved. # // # // QuestaSim and its associated documentation contain trade # // secrets and commercial or financial information that are the property of # // Mentor Graphics Corporation and are privileged, confidential, # // and exempt from disclosure under the Freedom of Information Act, # // 5 U.S.C. Section 552. Furthermore, this information # // is prohibited from disclosure under the Trade Secrets Act, # // 18 U.S.C. Section 1905. # // # Loading work.testbench(fast) # Loading work.top(fast) # Loading work.DIG_clk_cnt(fast) # Loading work.Dynamic_dispaly(fast) # rst_n is 1 # ** Note: $stop : C:/sim_env/sim/VSIM/../TB/testbench.v(20) # Time: 20 ns Iteration: 1 Instance: /testbench # Break in Module testbench at C:/sim_env/sim/VSIM/../TB/testbench.v line 20 # Stopped at C:/sim_env/sim/VSIM/../TB/testbench.v line 20 # Dataset "sim" exported as WLF file: ../Output/func_report/Wlf/case004.wlf. # ** Error: couldn't read file "../TB/error_detection.tcl": no such file or directory # Error in macro ./../case/case004/main.tcl line 19 # couldn't read file "../TB/error_detection.tcl": no such file or directory # while executing # "source ../TB/error_detection.tcl"
03-15
好的，我现在需要帮助用户分析他们提供的QuestaSim仿真日志，并解决出现的错误。首先，我应该仔细阅读用户提供的日志内容，找出关键信息和错误点。 首先，用户展示的日志内容显示他们正在运行一个仿真测试用例case...
QuartusII 15.0 中解决仿真报错 Error : vism-19 Faild to access library问题
qq_43437166的博客
11-13 4503
QuartusII 15.0 中解决仿真报错 Error : vism-19 Faild to access library问题 问题描述解决方式参考 问题描述 使用Quartus II 15.0，简单的画好器件连接图后新建VWF文件进行仿真，此处使用的仿真软件是modelsim，发现在进行功能仿真（run function simulation）时出现报错如下： 解决方式 打开T...
quartus II 15.0 中解决仿真报错 Error: (vsim-19) Failed to access library 的问题
热门推荐
Blackbelly
12-18 3万+
初次使用Quartus II 15.0，简单的画好器件连接图后新建VWF文件进行仿真，此处使用的仿真软件是modelsim，发现在进行功能仿真（run function simulation）时出现报错如下： Error: (vsim-19) Failed to access library "cyclone_ver" at "cyclone_ver" 这样类型的报错，有96处，大致意思为
vivado_hls 与 modelsim 联合仿真时报错，Failed to access library ‘unisims_ver‘ at “unisims_ver“
qsj_csdn的博客
02-04 3778
vivado_hls 与 modelsim 联合仿真时报错:vopt-19报错场景报错内容报错原因解决办法 报错场景 在vivado_hls中完成 C Simulation 和 C synthesis 后，进行 C/RTL Cosimulation时，在跑一段时间后，弹出ERROR提示，程序停止运行。 报错内容 # ** Error (suppressible): (vopt-19) Failed to access library 'unisims_ver' at "unisims_ver". # No
Verilog HDL学习笔记-“Failed to access library ‘LED_flash_tb‘ at “LED_flash_tb“” and“Could not find ‘wor”
m0_46387889的博客
03-01 2668
quartus Ⅱ 调用modelsim-altera仿真编译器错误解释 错误1： Error: (vsim-19) Failed to access library “LED_flash_tb” at “LED_flash_tb” 如上图，之前在网上寻找答案，有说通过删除library中的work文件以及通过点击tools工具栏中 launch simulation library compiler 来解决，我在尝试过后发现都没有解决。在重新观看新手教程发现，是我在添加测试文件的过程中出了问题，如下图，
Quartus中使用Modelsim仿真-找不到库?
weixin_64365660的博客
10-01 1813
强制删除文件夹powershell运行下方代码。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值