PangPChen0729的博客

（2）位于此指令前的所有缓存、跳转预测和 TLB 维护操作全部完（ 注意:**cache/TLB/branch的维护操作是广播，那么要等待广播的完成），即确保接下来的所有指令都使用新配置。确保位于 “DMB 指令前的所有显式内存访问” 早于 " DMB 指令后的显示内存访问"（ 注意:data cache的操作也被看做是显示的访问），即确保到存储器的写操作结束。/* 寄存器 PC 值会被恢复为即将运行的任务的任务函数*//* 将r1内值指向数据加载到r0，即将新的要运行的任务堆栈栈顶保存在r0中 */

7.1 Cortex-M7处理器一共有255个异常，异常编号（Exception number）为1 ~ 255，其中1 ~ 15属于内核异常，大于15属于外设中断，-14 ~ -1为内核中断（异常）请求编号，大于-1为外设中断请求编号（IRQ number）。3.1 Cortex-M7具有与两个TCM区域，即TCM代码区（ITCM, Instruction TCM）和TCM数据区（DTCM, Data TCM），TCM是处理器内部的高速存储器，可以用于存放代码与数据，以提高系统性能。

核心寄存器介绍