qq_38113006的博客

Verilog学习之路（12）— 任务和函数一、前言在VerilogHDL中提供了任务和函数，可以将较大的行为级设计划分为较小的代码段，允许设计者将需要在多个地方重复使用的相同代码提取出来，编写成任务和函数，这样可以使代码更加简洁和易懂。任务和函数的区别如下所示：二、任务如下为一个交通灯控制任务的实例：module traffic_tb; reg red, amber, green, clk; reg [2:1] order; parameter ON=1, OFF=0, RED_TI

Verilog学习之路（11）—事件控制一、前言事件控制是为行为语句的执行指定触发事件的信号延迟方式。事件控制可以分为边沿触发事件控制和电平敏感事件控制。边沿触发事件控制方式是指在指定的信号变化时刻，即指定的信号跳变边沿才触发语句的执行，而当信号处于稳定状态下时则不会触发语句的执行。电平敏感事件是在指定的条件表达式为真时启动需要执行的语句。二、事件表达式一个事件表达式可以以三种形式出现：形式1： <信号名>形式2： posedge<信号名>形式3： neged

Verilog学习之路（10）—仿真使用的系统任务一、前言在Verilog HDL集成电路设计过程中，设计者完成RTL级描述后需要对设计进行设计确认。设计确认是设计者检查设计中是否包含缺陷的过程。设计确认可以通过仿真和验证来完成。仿真和验证能确保设计的完整性、可靠性、时效性以及先进性。二、display和write$display和$write是Verilog中两种主要的标准输出任务，这两个系统函数都用于将特定信息输出到标准输出设备且语法格式相同。其中不同的是，$display带有行结束字符，即自动

Verilog学习之路（9）—计数器和移位寄存器一、前言计数器是应用最广泛的逻辑部件之一。计数器可以统计输入脉冲的个数，具有计时、计数、分频、定时、产生节拍脉冲等功能。计数器的种类繁多，根据计数器中触发器时钟端的链接方式，分为同步计数器和异步计数器；根据计数方式，分为二进制计数器、十进制计数器和任意进制计数器；根据计数器中的状态变化规律，分为加法计数器、减法计数器和加/减计数器。移位寄存器可以用来实现数据的串并转换，也可以构成移位行计数器，进行计数、分频，还可以构成序列码发生器、序列码检测器等

Verilog学习之路（8）— 时序电路的设计一、前言时序逻辑电路的输出不仅与当前时刻输入变量的取值有关，而且与电路的原状态，即与过去的输入情况有关。时序逻辑电路的两个特点：时序逻辑电路包括组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成；存储电路的状态反馈到组合逻辑电路输入端，与外部输入信号共同决定组合逻辑电路的输出。时序逻辑电路的结构框图如下所示：其中各部分代表的含义如下：X(x1, x2, …, xn)是外部输入信号,；Q(q1, q2, … , qj

Verilog学习之路（7）— 数字加法器一、前言数字加法器是一种较为常见的逻辑运算器件，被广泛用于计算机、通信和多媒体数字集成电路中。广义发加法器包括加法器和减法器，在实际系统中加法器的输入信号通常采用的是补码形式，因此就电路结构而言，加法器和减法电路是一样的，只不过输入信号采用的是补码输入。二、全加器如果运算考虑了来自低位的进位，那么该运算就为全加运算，实现全加运算的电路称为全加器。2输入1bit信号全加器的真值表如下所示， 其中A、B是两个加数，CI是来自低位的进位，SUM是相加的和，CO

组合电路的设计一、前言组合电路的特点是电路中任意时刻的稳态输出仅仅取决于该时刻的输入，而与电路之前的状态无关，组合电路没有记忆功能。在使用Verilog设计中组合电路的描述方法主要有四种：真值表、逻辑代数、结构描述、抽线描述。设计如下电路为例：设计一个3裁判表决电路，当两个或两个以上裁判同意时，判决器输出1，否则输出0。二、真值表真值表是对电路功能最直接和简单的描述方式，根据要求的功能，将三个输入端记为A、B、C，输出端记为OUT，可以得出真值表如下所示：ABCOUT

Verilog HDL的结构描述方式一、前言结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些模块构成功能复杂的数字逻辑电路和系统的一种描述方式。根据所调用子模块的不同抽象级别，可以将模块的结构描述方式分成如下三类：模块级建模：通过调用由用户设计生成的低级子模块来对硬件电路结构进行说明，这种情况下由低级模块的实例组成。门级建模：通过调用Verilog HDL内部的基本门级元件来对硬件电路的结构进行说明，这种情况下模块将由基本门级元件的实例组成。开关级建模：通过调用Verilog

Verilog HDL的程序设计语句一、连续赋值语句连续赋值语句通常用来描述组合逻辑电路，连续赋值的目标类型主要是标量线网和向量线网两种，标量线网如“wire a,b;”，向量线网如“wire [3:0] a,b”。连续赋值语句还可分为显示赋值语句和隐式连续赋值语句。如下所示为显示连续赋值语句： wire a,b,c; assign c = a & b;如下所示为隐式连续赋值语句： wire a,b; wire c = a & b;如上所示，我们可以看到，显示连续赋值语

Verilog学习之路（3）— Verilog HDL的基础知识一、语言要素1、空白符空白符包括空格符(\b)、制表符(\t)、换行符和换页符。空白符使代码看起来结构清晰，阅读起来更方便。在编译和综合时，空白符被忽略。VerilogHDL程序可以不分行，也可以加入空白符采用多行编写。initial begin a=3'b100; b=3'b010; end和如下代码是一致的initial begin a=3'b100; b=3'b010;end2、注释符Verilog HDL中运行

Vivado 是Xilinx的FPGA设计工具，

Verilog学习之路（1）— Quartus II 13.0下载安装和HelloWorld一、前言Quartus II是Altera的FPGA设计工具，二、安装包下载百度云链接地址：https://pan.baidu.com/s/1VtDVKaiUDgbZI1vICS9jlw 提取码：ac9r其他相关资料下载：http://www.corecourse.cn/forum.php?mod=viewthread&tid=27539三、软件安装安装包下载好后解压点击进入【Quartus