TLB、程序计数器PC和指令指针寄存器IP

最新推荐文章于 2025-03-17 16:15:21 发布
最新推荐文章于 2025-03-17 16:15:21 发布
阅读量4.5k 收藏 4
点赞数 2
分类专栏： 操作系统 文章标签： tcp/ip 网络 网络协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_37973665/article/details/123496211
版权
本文介绍了TLB的工作原理，当处理器访问虚拟地址时，首先查找TLB，命中则直接获取物理地址，未命中则需访问页表。程序计数器PC记录下一条执行指令的地址，而指令指针寄存器IP指向下一个取指的指令。此外，讨论了为何操作系统需要线程，以提高并发性和系统效率。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

TLB、程序计数器PC和指令指针寄存器IP

TLB

TLB( Translation Look- aside buffer)专门用于缓存内存中的页表项,一般在MMU单元内部，页表一般存储在屋里内存中。当处理器要访问一个虚拟地址时,首先会在TLB中查询。如果TLB表项中没有相应的表项,称为TLB Miss,那么就需要访问页表来计算出相应的物理地址。如果TLB表项中有相应的表项,那么直接从TLB表项中获取物理地址,称为TLB命中。

程序计数器PC和指令指针寄存器IP

  • 程序计数器PC
    • 用指令事先编好的程序连续存放在内存程序区中，靠地址+1的方法连续取指执行”。在八位机8080CPU中是采用先取指后执行的串行操作的原理，而其中执行地址+1指令寻址的部件就是程序计数器PC。那么在程序的执行过程中，PC始终是指向下一条要执行的指令。
    • 结论：PC中的地址就是需要转移、循环、调用子程序和中断子程序等操作时的断点。
  • 指令指针寄存器IP
    • 在向上兼容的十六位机8086CPU中首先分为两个功能部件，即总线接口部件BIU和执行部件EU，BIU负责取指令，EU负责译码执行。并且当BIU执行指令排队栈中的六个字节装满后，（8088CPU是4个
最低0.47元/天 解锁文章
《Armv8/armv9架构入门指南》-【第五章】- ARMv8 指令集简介
baron-周贺贺-代码改变世界ctw
05-07 1251
5. ARMv8 指令集简介 ARMv8架构中引入的最重要的变化之一是增加了64位指令集。该指令集补充了现有的32位指令集架构。这一指令集提供了对64位宽整数寄存器和数据操作的访问，以及使用64位内存指针的能力。新的指令集被称为A64，并且在AArch64状态下执行。ARMv8架构还包括原始的ARM指令集（现称为A32）和Thumb（T32）指令集。A32和T32都以AArch32状态执行，并且向后与ARMv7架构兼容。 虽然ARMv8-A向后兼容了32位ARM架构的特性，但A64指令集与旧的ISA指令是独
《Armv8/armv9架构入门指南》-【第四章】- ARMv8 寄存器
baron-周贺贺-代码改变世界ctw
05-07 1232
4. ARMv8 寄存器 AArch64执行状态提供了32个在任何时间任何特权级下都可访问的64位的通用寄存器。 每个寄存器都有64位宽，它们通常被称为寄存器X0-X30。 每个AArch64 64位通用寄存器（X0-X30）也具有32位（W0-W30）形式。 32位W寄存器取自相应的64位X寄存器的低32位。也就是说，W0映射到X0的低32位，W1映射到X1的低32位。 从W寄存器读取时，忽略相应X寄存器高32位，并保持其它不变。写入W寄存器时，将X寄存器的高32位设置为零。也就是说，将0xFFFFF
寄存器PC与IP的区别
09-01 4701
寄存器PC与IP的区别，在于概念和特定型号的的CPU具体实现。
程序计数器和指令指针寄存器
hellochenlu的博客
02-22 5389
CS和IP是8086CPU中两个最关键的寄存器，它们指示了CPU当前要读取指令的地址。CS为代码段寄存器，IP为指令指针寄存器，从名称上我们可以看出它们和指令的关系。 在8086PC机中，任意时刻，设CS中的内容为Ｍ，IP中的内容为Ｎ，8086CPU将从内存M 16+N单元开始，读取一条指令并执行。 也可以这样表述：8086机中，任意时刻，CPU将CS:IP指向的内容当作指令执行。
Cache, TLB, Page
m0_73712944的博客
03-17 1326
CPU 产生虚拟地址↓拆分：页号 + 页内偏移↓查询 TLB(TLB 命中)→直接形成物理地址(TLB 未命中)↓查询页表↓判断页表有效位有效：正常数据访问无效：触发缺页异常↓缺页异常处理：分配页框、调入页面、更新页表/TLB↓恢复执行，重试缺页指令\text{CPU 产生虚拟地址} \\\text{拆分：页号 + 页内偏移} \\\text{查询 TLB} & \\
CS、IP和PC寄存器
weixin_34221073的博客
02-24 1188
　　CS寄存器和IP寄存器： 　　首先强调一下，这两个寄存器非常非常重要，CS的全拼为“Code segment”，即代码段寄存器，对应于内存中的存放代码的内存区域，用来存放内存代码段区域的入口地址（段基址）。 　　CPU在执行指令时，通过代码寄存器CS和指令指针寄存器IP（instruction Pointer）来确定要执行的下一条指令的内存地址。 　　CS:IP 两个寄存器指示了CPU当...
程序计数器和指令寄存器
qq_22339269的博客
09-04 7289
寄存器是中央处理器内的组成部分。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和地址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。 指令寄存器（instruction register）- 储存现在正在被运行的指令。 程序计数器（Program Counter Register）是一块较小的内存空间，它存储的是下一条指令所在单元的地址。 执行...
IR PC IP 之义
timequark的专栏
10-27 5983
1、程序存储器(program storage)在计算机的主存储器中专门用来存放程序、子程序的一个区域。2、指令寄存器（IR ）：用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到数据寄存器（DR）中，然后再传送至IR。指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。指令译码器就是做这项工作的。指令寄存器中操作码字
【ARM】A64指令介绍及内存屏障和寄存器
DJIA403的博客
09-20 1395
使用跳转指令直接跳转，跳转指令有跳转指令B，带链接的跳转指令BL ，带状态切换的跳转指令BX。B 跳转指令，跳转到指定的地址执行程序。BL 带链接的跳转指令。指令将下一条指令的地址拷贝到R14(即LR)链接寄存器中，然后跳转到指定地址运行程序。BX 带状态切换的跳转指令。跳转到Rm 指定的地址执行程序，若Rm 的位[0]为1，则跳转时自动将CPSR 中的标志T 置位，即把目标地址的代码解释为Thumb代码;
计算机中内存、cache和寄存器之间的关系及区别
完颜振江
02-10 1万+
计算机中内存、cache和寄存器之间的关系及区别
控制寄存器：指令指针寄存器IP：存放下一条指令的地址的偏移量，标志寄存器FR(16):
热门推荐
用心做事，用爱生活
11-23 1万+
指令指针寄存器IP：存放下一条指令的地址的偏移量 （下一条指令的地址，CS给出段基值+ip偏移地址，20位的物理地址） 标志寄存器FR:存放当前程序执行的状态，相加以后结果为0，溢出，符号位为正为负等。指令指针IP（16位）： CS提供指令地址的段基值，IP提供偏移量，相加得到一条当前执行指令的20位物理地址，下一条指令得地址也是这样得出来的。 标志寄存器FR(16): .1进位标志位CF
关于指令指针ip自加多少的问题
小飞侠
10-25 1178
读取一条指令后，ip中的值自动增加，以使cpu可以读取下一条指令。但是读取多少呢？ 下面是个实验： 机器码为7419两个字节，所以执行完 jz 022b后ip从0100变为0102，依次类推
TLB和CACHE
youketudou的专栏
08-26 3344
转自http://blog.youkuaiyun.com/hangbing0203/article/details/5600759 一)TLB 1)TLB的概述 TLB是一个内存管理单元用于改进虚拟地址到物理地址转换速度的缓存. TLB是位于内存中的页表的cache，如果没有TLB
IOS逆向之汇编语言程序入门
细心程度决定你的成败
08-12 2801
原文地址一、寻址方式1、概念：    一条指令由操作码和操作数构成，操作码是系统定义好的符号，执行指定的操作，操作数即是指令的对象，而寻址方式就是操作数的指定方式操作码 目的操作数，源操作数 2、寻址方式的三种情况：（1）CPU中（2）储存器（3）I/O中 3、寻址方式分类（1）隐含寻址：    指令中只有操作码没有指定的操作数，但是根据操作码就可确定相应的操作数MUL BL; DIV B
寄存器详解
czx461053773的专栏
11-12 2932
寄存器 　　英文名称：Register 寄存器定义 　　寄存器是中央处理器内的组成部份。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和位址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，包含的寄存器有累加器(ACC)。 　　寄存器是内存阶层中的最顶端，也是系统获得操作资料的最快速途径。寄存器通
计算机组成原理复习（5）
m0_62368915的博客
06-23 1373
③在物理设计上，cycle time 必须统一标准，因此 cycle time 一般取决于耗时最长的指令 lw（lw需要干的事情最多），当指令中只有少数 lw 指令时，就会产生时间上的浪费；我们知道，每条指令总是先从存储器中取出后才能在CPU中执行，指令取出后存放在指令寄存器中，以便送指令译码器进行译码。②从指令与微指令，程序与微程序，地址与微地址的一一对应关系上看，前者与内存储器有关，而后者与控制存储器（它是微程序控制器的一部分。-自陷：“断点设置”，“单步跟踪”，“系统调用指令”，“条件自陷指令”
【知识点】程序存储器、指令寄存器、程序计数器、地址寄存器有什么区别？都是干什么的？
代码的魅力，根本走不出来
03-05 2515
总的来说，程序存储器用于存储程序和数据，指令寄存器用于存储当前执行的指令，程序计数器用于跟踪程序的执行位置，而地址寄存器用于存储地址信息。程序计数器：程序计数器是CPU中的另一个特殊寄存器，用于存储当前正在执行的指令的地址或位置。它用于跟踪程序的执行位置，每当一条指令被执行完毕，程序计数器会自动递增以指向下一条指令的地址。程序存储器是计算机中存储程序和数据的主要地方，它们被CPU读取并执行。在整个执行过程中，这些寄存器相互配合，确保程序按照预期顺序执行，并且正确地从内存中读取数据和写入数据。
MPC5606 POWERPC e200z0启动流程
最新发布
05-18
### MPC5606 POWERPC e200z0 启动流程详解 #### 1. 复位向量与初始执行环境 当 MPC5606 POWERPC e200z0 微控制器上电或发生复位事件时，硬件会自动将程序计数器（Program Counter, PC）设置为复位向量地址。通常情况下，该地址被映射到 Flash 存储器中的固定位置[^2]。在此阶段，CPU 开始从指定的存储区域加载第一条指令并进入执行状态。 #### 2. 初始化堆栈指针 (Stack Pointer Initialization) 紧接着，在启动代码的第一部分中完成对堆栈指针 SP 的初始化操作至关重要。这是因为后续所有的子例程调用以及局部变量分配均依赖于此数据结构的存在。具体而言，SP 被设定指向 SRAM 中预留的一块连续内存空间末端处[^2]： ```asm /* Example of Stack Pointer Setup */ lis r3, ha(SRAM_BASE_ADDR) /* Load high address part into register r3 */ addi r1, r3, lo(SRAM_BASE_ADDR + STACK_SIZE) /* Add low address offset and set as stack pointer */ ``` 此处 `SRAM_BASE_ADDR` 表示内部静态随机存取存储器起始物理地址；而 `STACK_SIZE` 定义了预留给运行期动态分配所需的最大容量大小。 #### 3. CPU 寄存器配置及缓存管理 随后便是针对核心组件的各项参数调整环节，其中包括但不限于 MMU（Memory Management Unit）、TLB（Translation Lookaside Buffer）、ICache （Instruction Cache） 和 DCache（Data Cache）。这些单元的状态直接影响整体系统的表现力故需谨慎对待每一项开关选项的选择: - **MMU & TLB Configuration:** 若启用了虚拟寻址支持，则必须先填充必要的页表条目以便正确转换逻辑地址至实际物理地址。 - **Caches Enablement:** 对于追求极致速度的应用场景建议激活两级高速缓冲机制以减少平均访问延迟时间。不过需要注意的是如果目标平台缺乏 ECC 错误校验保护措施则应慎重考虑是否真的要打开此特性以免因单粒子翻转现象引发不可预期后果[^1]. ```asm /* Enabling Caches */ sync; isync; li r4, MSR_EE|MSR_PR|MSR_ME|MSR_IR|MSR_DR ; mtspr SPRG_MSR, r4 ; Modify Machine State Register bits related to cache enabling. isync; dcbf 0,r5 ; Data Cache Block Flush before invalidate all entries. icbi 0,r6 ; Invalidate entire Instruction Cache content. sync ; Ensure completion order among memory operations. isync ; Synchronize instruction fetch pipeline after changing processor configuration registers. ``` 以上伪码片段演示了如何通过修改机器状态寄存器(Machine Status Register, MSR) 来同步启用 I-Cache 和 D-Cache 功能，并且还包含了清除现有缓存记录的动作以防残留旧版资料污染当前上下文环境。 #### 4. 设备树解析与外设驱动加载 最后一步涉及扫描整个 SoC 片上系统布局图谱进而识别连接在其上的各个独立模块实例比如 UARTs、SPI masters/slaves、PWM generators 等等。接着按照预定策略逐一实例化相应的驱动层对象从而建立起高层应用程序所能利用的基础服务框架[^3]。 --- ### 结论 综观全文可以看出，MPC5606 POWERPC e200z0 的启动过程涵盖了多个层面的工作内容，从小规模的寄存器级操控直至大规模的软硬件协同作业无不体现着现代嵌入式系统的复杂程度日益加深的趋势。只有深入理解每一个关键节点背后蕴含的知识原理才能真正做到游刃有余地驾驭此类高端技术产品。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

清梦旅人

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值