qq_37405067的博客

一.设计要求 用FPGA控制6个数码管。FPGA上电时刻计时，两个为一组，分别显示时、分、秒数值。二.设计过程 1.端口列表信号名 I/O 位宽 功能 clk I 1 时钟 rst_n I 1 复位 tube_data O 8 数码管段选 tube_place ...

一.简介 ：线性序列机是用来产生无周期的信号的一种方法，与有限状态机产生这种信号相比更简单。二.设计 目的：产生一路无周期信号。 输入输出接口： 信号名 I/O 位宽 功能 clk I 1 50MHz时钟 rst_n I 1 复位 out O 1 无周期序列信号 ...

利用FPGA在带有VGA接口的液晶显示器上显示图片。电路原理图：端口说明： VGA_R2-VGAB0的8个端口位VGA的RGB数据位， VGA_HS为行同步信号，VGA_VS为场同步信号。 以分辨率为640x480为例，刷新速率为60Hz，每幅图像每行有800个clk,有525个行,完成一幅图像的时间是1s/60=16.6ms，完成一行的时间为16.6/525=31....

FPGA设计中的所有有关时间的内容都要通过计数器来实现，计时的本质是对时钟周期计数，以时钟周期为基准，通过计数多少个时钟周期来确定时间。 计数器设计规则： 规则1：三要素——初值、加1条件、结束值。 规则2：计数器初值为0。 规则3：使用计数器的结束值时，要满足加1条件。 规则4：结束条件必须同时满足加1...

FPGA的计数器架构设计：以计数器作为模块的主体结构。以计数器作为系统框架，信号与计数器对齐进行跳变。应用于串口、VGA等接口。 设计步骤第一步：明确功能 明确功能是将要实现的功能用具体、清晰的描述出来，用信号列表表示。将模块中要使用的端口列出，说明其信号流向、位宽、功能。第二步：功能波形 功能波形是将描述的功能用波形表示出来，波...

概述 在复杂的流程控制中，控制状态是乱序的，使用状态机构架进行设计，可以很清晰的设计出复杂的状态转换关系，从而可以提高FPGA的设计效率，减少出错的可能。状态机构架设计规则 状态机设计规则1：四段式写法 第一段：同步时序逻辑设计，次态到现态的迁移。 第二段：组合逻辑设计：状态转移转移条件判断。...

本设计是利用verilog硬件描述语言开发FPGA，在VGA接口显示屏上实现贪吃蛇游戏。总体设计设计模块分为时钟分频模块(pll)、按键控制模块(key)、vga显示模块(vga)、苹果产生模块(apple)、数码管显示模块(nixie_tube)、音乐播放模块(play)。设计的RTL示图：输入输出接口         信号名      I/O      位宽 ...

概要 本设计是由FPGA扩展MCU开发的DDS。具有两个波形通道、一个TTL通道和频率计通道。波形通道能够产生10MHz以内的正弦波、三角波和方波；TTL产生1M以内的TTL信号；频率计可测5M以内的信号。实物图：DDS设计原理 本设计最核心的部分是任意频率的输出与高精度频率的测量。 频率可调：在FPGA中开辟8位数据位宽的ROM波形数据。通过改变地址计...