qq_36686804的博客

跑通DRC和LVS验证后，就可以进行寄生参数提取了，然后用该参数后仿。这里使用的是calibre中的DRC、LVS和PEX。提取寄生参数：1、打开calibre中的PEX，设置好文件和路径后点击Run PEX，得到下图：该图要选择好Cellmap File文件。...

stb仿真主要是测试电路的稳定性，例如运放在闭环电路中的增益和相位裕度的值，从而判别电路是否正常工作。以下是stb仿真的过程：（1）调用iprobe器件从analogLib中调iprobe器件，通过器件中的箭头标识确定接入电路的方法，箭头起点端连运放的输出端，箭头的终点端连在反馈环路的作用端。iprobe器件连入电路后相当于理想导线。（iprobe器件连接在反馈回路上）（2）analyses设置勾选stb和frequency，此处的频率范围设置在0.1~1GHz，Probe Instance/T

设计一种CMOS全差分折叠式共源共栅结构的运放，其共模反馈用的是开关电容（SC-CMFB）。下面分别是主运放、偏置电路和开关电容共模反馈电路图在设计时碰到的问题：1、增益怎么测？2、输出波形不平滑？3、开关的时序频率设置多高？解答：1、先设计好主运放和偏置电路，使得运放的输出接近VDD/2，且主运放的管子都工作在饱和区，然后再参考何乐年的《模拟集成电路设计与仿真》仿增益。2、增益仿完后，仿真瞬态，看电路的工作情况，于是将偏置电路上接Vb4与主运放断开，接到共模反馈上的Vbia上，然后就

在Cadence中用ADE仿真使坐标以10的次方显示在这次噪声仿真中，显示的噪声功率谱密度如下：在上图中，想使横坐标以10的n次方显示，怎么办？？解决方法在Analyses->choosing Analyses的noise设置上图是原来噪声的设置修改频率显示范围，最好是带小数点的值设置（具体原因自行理解）。显示的噪声频谱图如下：、...

画完其它版图，把放在最后画的电容绘制好跑LVS时，出现以下问题：Source netlist references but does not define 1 subckt: mim2_typ2_ckt图片：分析：表示未定义mim2_typ2_ckt这个器件，因此需要添加了一个文件来定义这个器件。点击inputs->在Netlist的Spice Files中添加文件，我添加了LVS中的empty_subckt.sp。然后点运行，LVS顺利跑通。...

1、不能使用DRC工具的问题；2、跑DRC的结果都显示出来了，如何只显示错误的？1、不能使用DRC工具的问题点calibre的DRC选项时，弹出的load runset file，如下面第二张图所示（第一次跑DRC时里面没路径的，这是我跑通后存在的路径）；点击cancel后，弹出另一个说什么运行文件错误的窗口，不管是取消还是关闭窗口，calibre Interactive nmDRC窗口也跟着关闭，根本选择不了路径，在Load Runset File上也不行。解决方法是：更改虚拟机的地址，.

电流镜汇总电流镜[1] - 百度文库 (baidu.com)

准备工作：PC、linux、工艺库文件（PDK）添加工艺库文件如下：1、这里假设安装tsmc18rf工艺库，下图是未安装工艺库图像。2、打开libary path。3、根据下图点击add library。4、找到放工艺tsmc18rf的路径。5、点击保存。6、现在可以在第一张图的窗口中看到tsmc18rf工艺库了，开始调用调用器件。注意：部分工艺库按照以上步骤安装时可能会遗失部分器件，因此需要按照工厂给的PDK安装方式进行安装。参考来源：caden