qq_36480087的博客

UPF：Unified Power Format，是Synopsys公司提出的一种对芯片中电源域设计进行约束的文件格式。通过与UPF格式匹配的Liberty文件，UPF约束文件可以被整套Galaxy物理实现平台的任何一个环节直接使用，并将设计者的电源设计约束传递给设计工具，由工具完成设计的实现工作，从而实现整套数字集成电路低功耗物理实现的流程。...

我们知道，降低驱动电压VDD，是减小动态功耗最快的方法，因此在满足时序的情况下，适当降低驱动电压，可以有效的减小动态功耗。而设计中可以使用多驱动电压的设计方法，对于速度要求快的电路，供高一些的驱动电压，如1.4V，而速度要求不高的模块，则只需要供比较低的驱动电压，如1.0V。对于逻辑综合来说，DC中，首先需要对不同电压域的电路设置不同的operating_condition，综合工具就可以对该电压域电路进行初步分析和优化了。如果使用UPF，则可以直接使用load_upf，工具会根据UPF的描述自动寻找相应

从Synopsys Multi-VT实现过程主要是在逻辑综合（Logic Synthesis）阶段。DC完成Multi-VT的实现，主要是在target_library中找出可以使用的所有逻辑单元，并在满足时序约束的情况下，使用最低leakage power的单元进行实现。其实现步骤可以如下：#读入不同VT的逻辑单元作为target library，当DC有充分的选择空间set_target_library {dbtcbn90lphdbwptc.db dbtcbn90lphdbwphvttc.db

有些Cell是不能够被关闭的，如Power Switch Cell、Retention Register Cells、Isolation Cells，他们就被称为Always-On Logic Cells。在这些Cell的Liberty格式描述中就会有一个属性“always-on”是true。同时对于Always-On Logic Cells，pg_pin描述一般都会有两组，primary和backup，工具看到该cell为Always On，就会把2组电源地都接到这些cell的电源/地上。cell(

在Liberty格式文件中，某个Cell，需要有clock_gating_integrated_cell，才能让EDA工具认识到，该Cell是一种ICG。不同的clock_gating_integrated_cell的设置，需要在DC设置set_clock_gating_style时做相应的设置，才可能被使用到，下面列举一些常用的设置。同时，在ICG的不同Pin上，必须有以下属性，来告诉DC该Pin在ICG的使用中是什么功能（这里只列举常用的信息）：clock_gate_enable_pin

信号跨越不同级别电压模块进行驱动时，需要使用level shifter。H2L Level shifer从高电压到低电压的level shifter，可以是两个反相器的串联。输入高电平区域信号INH，输出低电平区域信号OUTL，注意供应电源由低电压模块提供，即图中的VDDL。从图中可以看出，H2L的level shifter只会引入一个buffer的延迟，对时序的影响较小。L2H Level shifer用低电压区域的信号invert和buffer之后得到的一对信号来驱动工作在高电压区域的交

转载来源：低功耗设计基础：Multi-Bit Cell完全解析Multi-bit cells作为一种控制功耗的手段已经广泛应用于大量的芯片设计中，各种EDA工具中也提供了广泛而完善的支持。今天我们将对这种cell的基本构造和原理开始，带大家一起认识一下multi-bit cell。首先，顾名思义，所谓multi-bit cell，就是同一个cell中包含多个逻辑位，也可以理解成把多个完全相同的cell合并在一个cell里。以DFF为例，single bit 和multi bit的逻辑关系一般如下（.

转载来源：低功耗设计基础：Clock Gating后端Timing基础概念之：为何ICG容易出现setup violation？为了节约动态功耗，最初有个十分简单的想法：在芯片实际工作过程中，有些信号或者功能并不需要一直开启，那么就可以在它门不用的时候将其时钟信号关闭。这样一来信号不再翻转，从而能够有效减少动态功耗，这就是Clock Gating。那么Clock Gating是如何被加入到design中的呢？下面的例子介绍了在RTL阶段加入Clock Gating的方法：可以看到在加入Cl.

转载来源：低功耗设计基础：Power Gating详解如果在power down的过程中某些数据仍然不希望丢失，就需要用到retention register来保存数据。它与一般register最大的不同也是拥有两个不同的电源power， 一个master和一个slave register。当master需要断电而数据需要保存的时候，将SAVE或者RETAIN信号送入retention register，从而能将数据从master输入slave register。而slave register通常会.

转载来源：低功耗设计基础：Power Gating详解Power switch cell相当于一般电路中的开关，所不同的是，它们并不是由强电电路中的接触开关来实现连接和断开，而是依然通过CMOS电路构造来实现的。但是我们知道，一个MOS管所能通过的电流极其有限，而当需要关断一个或者多个模块的时候，所需要的电流值应该相对很大。因此power switch cell在使用的时候必然是大量cell协同工作的。其工作方式也有不同的类型，典型的有以下两种：左侧的摆放方式是在需要关断的module周围摆放一.

转载来源：http://www.52-ic.com/?p=244当信号从低压Domain传输到高压Domain时，PMOS管栅极处的较低电压可能会导致栅极不完全关断，从而导致异常的泄漏电流。因此，当信号在跨电压域传输时，需要加Level shift cell。比如当信号从AON block传输到PD1时，需要加Level shifter。当信号从PD1传输到PD2时，由于PD1是power gating模块，所以需要在PD1和PD2之间加带Isolation 功能的Level shifter cel.

isolation cell是shutdown模块和always on模块之间的接口。

本实例来自陈涛100题第31题。如图，一个设计中有 4 个电源，VDD1/2/3 的电压各不相同，VDD1 总是开着，其他会有开和关，并且到模块 B 的 VDD2 和到模块 C 的 VDD2 有各自分别的开关。请判断在连接这 4 个模块的 8 条 net上，哪些需要 level shifter，哪些需要 ioslation cell，把结果填入右边的表中。填法如下：假如你认为需要在 netAB 上加个 level shifter，加的位置在模块 B 里面，就在 netAB 的右边的第一列空格里写 B。.

以下内容均为转载，供个人学习之用，版权归原作者所有，侵删低功耗低功耗设计技术汇总低功耗设计基础：概念篇低功耗设计基础：Multi-Bit Cell完全解析低功耗设计基础：Multi-Vth低功耗设计基础：Power Gating详解低功耗基础：Body BiasPower Gating的设计(模块)低功耗设计之RTL级降低功耗UPF与低功耗设计实现实例 – 附UPF与DC综合脚本...

1.Lib文件中的internal power到底是指短路功耗还是短路功耗+开关功耗？个人理解：工具报出的power包含三部分：internal power，switch power，leakage power。internal power是指cell本身的功耗，其包含短路功耗和翻转功耗；switch power是指wire上的翻转功耗。楼主，这个问题好像是两种都有的，就是有的lib里面的internal只包含短路电流功耗，有的lib里面包含了短路电流功耗和cell的翻转功耗。ptpx中有这