ARM学习（42）CortexM3/M4 MPU配置

已于 2025-01-24 11:45:29 修改
阅读量1.7k 收藏 20
点赞数 14
分类专栏： 嵌入式 文章标签： ARM ARM架构 CortexM3 CortexM4 MPU STM32 NXP
于 2025-01-17 13:51:07 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_34430371/article/details/145164852
版权

笔者之前学习过CortexR5的MPU配置，现在学习一下CortexM3/M4 MPU配置

1、背景介绍

笔者在工作中遇到NXP MPU在访问异常地址时，就会出现总线挂死，所以需要MPU抓住异常，就需要配置MPU。具体背景情况可以参考ARM学习（41）NXP MCU总线挂死，CPU could not be halted以及无法连接Jink。笔者之前还研究了Cortex-R5的MPU配置。

比如经常出现如下场景：
在这里插入图片描述
NXP的MCU使用的是LPC64016系列，是有配置MPU的。功能特点如下：
在这里插入图片描述
然后笔者又搜索

了解本专栏 订阅专栏 解锁全文 超级会员免费看
ARM学习（13）MPU了解与学习
张一西的博客
10-17 1499
MPU的了解与学习
mpu 配置内存空间_ARM存储器之：存储保护单元MPU-嵌入式系统-与非网
weixin_39616565的博客
12-21 437
一些嵌入式系统使用多任务的操作和控制。这些系统必须提供一种机制来保证正在运行的任务不破坏其他任务的操作。即要防止系统资源和其他一些任务不受非法访问。要达到这一目的通常有软件保护和硬件保护两种途径。这里软件保护是指仅靠软件来保护系统资源。系统中无保护硬件或硬件没启动。在多任务的系统中，通常要运行操作系统来达到任务间同步与通信。所以，这种软件的资源保护通常由操作系统来完成。但这种通过软件来协调任务运行...
ARM的MPU介绍和设置
最新发布
qq_38673587的博客
02-20 314
使用MPU首先要配置保护域区域，其中ARMv7-M的MPU 通过设置 size 和 base address 来确定保护区域，base address需要对齐size,且 size设置受到限制(2的n次方且大于32 字节),ARMv7-M能设置subregion(region要大于256字节）和支持overlap（覆盖区域属性出region号人的决定）；ARMv8-M设置区域相对于v7更灵活，通过base address和limit address 来设置，并且在内存属性的设置上比v7更丰富详细。
CPU访问非对齐的内存时为何需要多次读取再拼接
u010536615的专栏
08-07 3562
原文地址：https://yangwang.hk/?p=773 最近在研究CPU的微内核，遇到了一个问题：为何CPU要求内存访问对齐？ 换句话说：CPU访问非对齐的内存时为何需要多次读取再拼接？ 首先简单说一下何为内存对齐。 例如，当cpu需要取4个连续的字节时，若内存起始位置的地址可以被4整除，那么我们称其对齐访问。 反之，则为未对齐访问。比如从地址0xf1取4字节就是非对齐（地址）访...
ARM Cortex-M安全之MPU介绍
李老板的移动安全杂货铺
12-07 1569
其中第一个区域从0x00000000到0x00007FFF，权限被设置为读写，第二个区域从0x20000000到0x20001FFF，权限被设置为只读。不同型号的Cortex-M处理器可能具有不同的MPU配置选项，例如区域数量、最大区域大小和权限掩码位数等。MPU允许开发人员对不同的内存区域分配不同的权限，从而提供对系统代码和数据的保护。MPU可以将整个内存划分为多个区域，并为每个区域分配不同的权限。这样，开发人员可以将敏感的代码和数据放置在一个受保护的区域中，并为其分配只读、只执行或完全禁止访问等权限。
MPU 配置实战
Bin_Watson的博客
10-16 1755
M7 处理器的内存映射：（标准来源于 ARM）ARM 划定了一个大致的内存分配区间，如上图所示。各个厂商再根据自己芯片的实际情况进行详细的划分。如 STM32H750XB 芯片的划分如下。H750XB 芯片的内存划分：（来源于H750XB参考手册第二章第二节）
《ARM Cortex-M3/M4权威指南（第三版）》全面解读与实例
ARM Cortex-M3与Cortex-M4微处理器是ARM公司推出的针对微控制器市场的高性能处理器，其中Cortex-M3是基于ARMv7-M架构，而Cortex-M4除了拥有Cortex-M3的特性外，还集成了单周期乘加指令（MPU）和数字信号处理（DSP）...
解读《ARM Cortex-M3 与Cortex-M4 权威指南》——第1章 ARM Cortex-M处理器简介
makabaka2020的博客
10-12 1100
Cortex-M3处理器可以执行一些数字信号处理（DSP）相关的任务，但它并不具备专门为DSP设计的指令集和硬件加速功能。具体来说，Cortex-M3支持基本的定点运算和一些简单的数学操作，但缺少Cortex-M4所提供的SIMD（单指令多数据）、快速乘法累加（MAC）和饱和运算等专用指令。因此，虽然Cortex-M3能够进行一些基本的数字信号处理，但在性能和效率上不如Cortex-M4。对于需要复杂数字信号处理的应用，Cortex-M4更为合适，因为它的设计更能满足这些需求。
ARM Cortex-M3/M4处理器第三版完全指南
资源摘要信息: "《ARM Cortex-M3和Cortex-M4处理器的终极指南-第三版》是一本专注于ARM公司Cortex-M系列中的两个非常流行的处理器核心的书籍。这本书提供了对Cortex-M3和Cortex-M4处理器架构的深入理解和详细说明，...
深入理解ARM Cortex-M3/M4微控制器权威指南
ARM Cortex-M3与Cortex-M4是ARM公司设计的两种不同的32位处理器核心，它们是基于ARMv7-M架构，专为微控制器单元（MCU）市场设计。这两种处理器核心广泛应用于对成本和功耗敏感的嵌入式系统中。下面将详细介绍这两种...
ARM的MPU（存储保护单元）介绍
MHD0815的博客
03-17 1019
ARM的MPU（Memory Protection Unit，存储保护单元）是一种硬件级别的内存管理机制，它提供了一种在处理器内核中实现内存分区和权限控制的功能。在这个例子中，首先关闭了MPU，然后配置了一个MPU区域，将其关联到SRAM的起始地址，并赋予了全面访问权限。：MPU可以将系统的内存划分为多个区域（Regions），每个区域可以独立设置访问权限（读/写/执行），并关联到特定的内存地址范围。：MPU区域的大小可以是任意大小的按字节对齐的块，具体支持的最小和最大粒度取决于具体的MPU实现。
arm的存储保护单元MPU
weixin_33778544的博客
01-19 337
在受保护的系统中,主要有两类资源需要监视:存储器系统和外围设备.存储器中对区域的访问可以是读/写,只读或不可访问,基于当时的处理器模式--管理模式或用户模式,还有一些附加的权限.区域还有控制cache和写缓冲器属性的cache写策略.当处理器访问主存的一个区域时,MPU比较该区域的访问权限属性和当时的处理器模式.如果请求符合区域访问标准,则MPU允许内核读/写主存;如...
ARM基础(3)：MPU内存保护单元详解及例子
主要分享嵌入式软件、人工智能部分知识
06-11 8072
MPU是ARM处理器中的一个特性，它提供了内存保护和访问控制的功能，通常用于实现操作系统的内存隔离和保护。比如我们可以设置所有的RAM为不可执行，这样就可以避免代码注入攻击。最近做项目过程中，使用的几个Cortex核都用到了MPU，我发现MPU不仅仅起到一个内存保护的作用，它还和Cache有关，还能加快外接存储设备的访问速度。所以这篇文章就来详细地介绍一下MPU。
关于Cortex-M4处理器和核心外设
Caramel_biscuit的博客
01-24 1714
系统外围设备的紧密集成减少了面积和开发成本Thumb2指令集结合了高代码密度和32位性能可选配符合IEEE754标准的单精度FPUROM系统更新的代码补丁能力系统组件的功率控制优化集成睡眠模式，降低功耗快速代码执行，允许减慢处理器时钟或增加睡眠模式时间面向乘法积累的硬件除法和快速数字信号处理信号处理中的饱和算法确定性，高性能中断处理关键应用程序可选内存保护单元（MPU），用于关键安全应用。
Cortex-M3/M4架构——存储器系统
jht23333的博客
07-18 1363
2.架构定义的存储器映射，预定义的存储器和外设对应多个存储器区域，优化了处理器的性能；Cortex-M处理器使用的栈模型被称作“满递减”，在处理器启动时，SP指针指向栈存储空间的最后位置，对于PUSH操作，首先会减小SP的值，然后将数据存储在SP指向的位置。5.写缓冲，若对于可缓冲存储器的写传输要花费较长时间，Cortex-M可能会将本次传输缓存起来，处理器继续执行下一条指令，可以提高执行速度；例：在函数返回的情况下，首先LR（R14）的数值压到栈存储中，在函数结束时将其恢复到PC（R15）中。
Cortex-M内核的MPU内存保护单元
代码训练场的博客
03-31 1085
估计大家经常看见MCU、MPU、MMU等这类缩写词，你们了解MPU吗？ 1写在前面 不知道大家有没有关注过Cortex-M内核的一些内容，在STM32大部分型号中都有MPU。 MPU是Cortex-M的选配件，拿STM32F1来说，STM32F10X_XL系列的芯片才具有这个MPU存储保护单元，而其他STM32F1芯片没有。 可能很多人都处于简单知道，或认识MPU的阶段，今天就写点关...
ARM Cortex-M3,M4内核介绍-内核讲解
m0_46407447的博客
12-22 6140
m3内核的基本知识
3_Cortex-M3和M4 架构
weixin_36224284的博客
03-23 7103
文章目录Cortex-M3和M4 架构简介编程模型操作模式和状态寄存器特殊寄存器程序状态寄存器PRIMASK、FAULTMASK 和 BASEPRI 寄存器PRIMASKFAULTMASKBASEPRICONTROL寄存器浮点寄存器浮点状态和控制寄存器(FPSCR)经过存储器映射的浮点单元控制寄存器应用程序状态寄存器APSR整数状态标志Q状态标志GE位存储器系统存储器系统特性 Cortex-M3和M4 架构 简介 Cortex-M3和M4都基于ARMv7-M架构，在一般的应用中使用Cortex-M3和M4微
STM_ 2、学习Cortex-M4内核结构
weixin_30514745的博客
03-31 1602
目录 一、Cortex-M4采用的价格 Cortex-M4采用ARMv7-ME架构，主要特点有： 二、Cortex-M4流水线 三、Cortex-M4的总线接口（简单了解） Cortex-M4的3套总线 图示 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

张一西

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值