本文结构
在实际设计工作中我们会经常用到FPGA厂商已经封装好的模块,称之为IP核,而当我们进行仿真的时候,要向Modelsim提供我们使用的IP核的信息,即将仿真库添加到Modelsim的库文件当中去。在库文件添加完成之后,我们要从QuartusII中例化出模块的Verilog实现,然后生成tb文件,使用do文件进行编译后仿真。最后将这种操做进行工程化,减少仿真时鼠标的点击。
使用的工具:QuartusII 13+Modelsim SE-64 10.4
1、建立仿真库
第一步: 新建文件夹,用来放置编译之后的库文件,创建一个文件夹分别放置lpm、altera_mf、altera_primitive、cyclone(器件)库。

第二步: 建立库,以altera_mf库为例进行介绍。首先打开Modelsim,file -> New -> Library,弹出窗口。

第三步: Create部分选择第三项,Library Name填写库名称“altera_mf”,Library Physical Name中填写我们第一步中新建库对应文件夹的存放路径(注意使用“/”,图中标出),如下图。

第四步: 现在可以看到新建的altera_mf库,不过现在是一个空的库。

第五步: 选择菜单栏的 compile -> compile… ,弹出如下窗口。首先选择待编译的库文件,然后在QuartusII的安装目录下找到Altera IP核的编译文件altera_mf,安装路径为D:\quratusII13\quartus\eda\sim_lib,最后点击compile然后关闭,此时altera_mf中已经不是空的。

第六步: