RK3588平台开发系列讲解（以太网篇）SGMII和RGMII接口特性

最新推荐文章于 2025-06-24 20:19:49 发布
最新推荐文章于 2025-06-24 20:19:49 发布
阅读量4k 收藏 40
点赞数 38
CC 4.0 BY-SA版权
分类专栏： RK3588 Android12 开发入门到精通专栏 文章标签： RK3588
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_33487044/article/details/81986440
本文详细介绍了RK3588平台以太网接口中的SGMII和RGMII，讨论了MAC与PHY的连接，以及它们在OSI模型中的位置。在物理层，MAC与PHY通过MDIO接口交互，而RGMII和SGMII作为传输方式，各自有其特点，如RGMII在时钟的上升沿和下降沿采样数据，SGMII则采用DDR模式实现高效数据传输。

请添加图片描述

文章目录

沉淀、分享、成长，让自己和他人都能有所收获！😄

一、MAC 与 PHY的连接

从硬件的角度看，以太网接口电路主要由MAC控制器和物理层PHY芯片两部分组成。

  • 以太网卡中数据链路层的芯片一般简称之为MAC控制器（Media Access Control）
  • 物理层的芯片我们简称之为PHY（Physical）

在这里插入图片描述

MAC与PHY间的控制接口为MDIO（Management Data Input/Output），用于读写每个PHY的控制寄存器和状态寄存器，以达到控制PHY行为和监控PHY状态的目的。其有两根线，分别为双向的MDIO和单向的MDC。

双向MDIO为数据输入/输出管脚；单向MDC为管理数据时钟，最高可达6.5 MHz。

二、MAC 与 PHY 在OSI 中位置

Linux实现的是链路层、网络层和传输层这三层。

在Linux内核实现中

了解本专栏 订阅专栏 解锁全文
RK3588平台开发系列：SGMII和RGMII接口特性与Android集成
PixelLancer的博客
08-30 1274
本文将介绍SGMII和RGMII接口的特性，并探讨如何在Android开发中集成这些接口。综上所述，本文介绍了RK3588平台开发中的SGMII和RGMII接口特性，并提供了在Android开发中配置和使用这些接口的示例代码。通过充分利用这些接口，开发者可以实现高速的以太网通信，并将其集网通信，并将其集成到Android应用中，满足不同应用场景的需求。在Android开发中，通过使用SGMII和RGMII接口，可以实现高速的以太网通信，并实现数据的可靠传输。
RK3588 以太网调试以及led状态异常修改
目前从事linux驱动开发，多交流多学习吧
10-08 2841
本博客主要涉及如何根据硬件配置以太网功能以及led状态异常修改和回环测试跑飞问题修复
RK3588-RJ45以太网调试笔记
授之以鱼不如授之以渔
02-06 2823
RK33588-RJ45网口调试笔记
RK3588+TRL8367s 四网口千兆交换机调试
最新发布
liuxd3000的专栏
06-24 533
0.本文主要记录开机发程过程,默认你已经熟悉RGMII/SGMII等相关概念，如果不熟悉，请自行ChatGPT解决。5个UTP口(内置PHY)+2个EXT口(GMAC),EXT口可以做RGMII/RMII/HSGMII/SGMII。1.本案使用rtl8367s,同样兼容于rtl8367sc;先写入magic数,0x1300为chipID;2.2 smi(gpio 模拟mdio)方式;0x1301为version;6.三层(VLAN)交换机模式;2.1. mdio通讯方式;4. rtl8367的配置;
RK3588平台开发系列讲解（以太网篇）PHY驱动
内核笔记
06-12 4869
沉淀、分享、成长，让自己和他人都能有所收获！😄。
RK3588平台开发系列讲解（以太网篇）PHY状态机
内核笔记
06-11 4043
PHY状态机
SGMII Specification
02-28
Cisco SGMII规范。 Serial-GMII Specification，Revision 1.8，April 27, 2005。
RK3399平台开发系列讲解（以太网）5.2、以太网控制及通信接口梳理
内核笔记
06-08 2828
今天介绍以太网的MDIO的控制接口驱动
RK3399平台开发系列讲解（内核调试篇）2.28、以太网PHY调试方法
内核笔记
07-10 4576
阅读对应PHY的技术手册，弄清MDIO的使用条款，clause22 or clause 45 测试PHY的外部供电是否正常，包含系统的电源供电和PHY 的复位管脚适配 加载驱动，PHY 与 MAC要确保MDIO的通讯正常，只有通讯正常MAC才能正常识别到PHY。可以用示波器在PHY侧获取MDIO/MDC波形进行分析 针对某些个性化PHY，需要通过MDIO写入相关配置参数。建议在写入前后各读取一次寄存器的值，确保配置写入成功 测试数据信号线上是否有数据，即测试SGMII或RGMII信号线 一般PHY均支持回环
SGMII（Serial Gigabit Media Independent Interface）详解
SDJ_success的博客
02-26 2871
采用差分串行信号，将数据线从GMII的8位减少到1对（发送） + 1对（接收），显著节省PCB面积。在PHY芯片电源引脚附近布置0.1μF（高频）和10μF（低频）电容，滤除噪声。使用低抖动晶振（如±50ppm）提供125MHz参考时钟（若PHY需外部时钟）。：通过嵌入时钟与数据编码技术，支持1Gbps速率（信号速率1.25Gbps）。：SGMII扩展支持2.5G/5G/10G（如SGMII+、USGMII）。：适合背板或光模块应用，传输距离可达数米（铜缆）或千米（光纤）。
GMII, SGMII 以太网接口
小狗爱吃黄桃罐头的博客
07-31 946
🔎大家好，我是黄桃罐头，希望你看完之后，能对你有所帮助，不足请指正！共同学习交流本文是自己对SFP, SFP+,QSFP光模块封装类型的学习记录，所有的资料都搜集字引用链接里的博客内容，本文更多的是自己的学习笔记记录所以可能会有一些理解错误，请更多的参考引用链接里的信息来源。
SGMII Specification 1.8
05-12
The Serial Gigabit Media Independent Interface (SGMII) is designed to satisfy the following requirements
以太网媒体接口MII/RMII/SMII/GMII/RGMII/SGMII
weixin_45905650的博客
09-17 8775
例如连接速度、双工的能力等。MII支持10兆和100兆的操作，一个接口由14根线组成，它的支持还是比较灵活的，但是有一个缺点是因为它一个端口用的信号线太多，如果一个8端口的交换机要用到112根线，16端口就要用到224根线，到32端口的话就要用到448根线，一般按照这个接口做交换机，是不太现实的，所以现代的交换机的制作都会用到其它的一些从MII简化出来的标准，比如RMII、SMII、GMII等。在100M速率中，每一组的内容都是变换的，在10M速率中，每一组数据需要重复10次，采样任一一组都可以。
SGMII协议解析
热门推荐
poena的博客
07-22 6万+
什么是SGMII？ 先说什么是GMII/MII。 MII是ethernet协议里面MAC层和PHY层之间的接口标准。MII是4bits的数据位宽，支持10/100M的数据传输。GMII前面G表示Gigabit，代表支持1000M的传输速率。需要说明的是MII是GMII的子集，也即是说支持GMII标准的设备，同时支持10/100/1000M三种模式。 SGMII前面的S代表Serial，即串行的意思。前面说了MII的数据位宽是4bits，GMII是8bits，SGMII则是1bit。 需要澄清的是SGMII是
对SGMII接口的认识
李家小院
02-25 6002
SGMII为了便于串行化，拆分了PCS，将原来802.3z规范中MAC+PCS+PMA+PMD的形式改为了MAC+PCS ++PCS+PMA+PMD
以太网详解（一）GMII、RGMII、SGMII 接口介绍
s1_mple的博客
12-19 6844
SGMII (Serial Gigabit Media Independent Interface)，串行千兆媒体独立接口，是一种将千兆以太网（GbE）MAC（媒体访问控制）连接到物理层（PHY）芯片的标准，通常用于需要高速数据传输的网络应用，如以太网交换机、路由器和其他网络设备。对于所有速度模式，TX_CLK由MAC提供时钟源，而RX_CLK由PHY提供时钟源。CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只在半双工模式下有效。
FPGA 高端项目：基于 SGMII 接口的 UDP 协议栈，提供2套工程源码和技术支持
qq_41667729的博客
01-10 4136
FPGA 高端项目：基于 SGMII 接口的 UDP 协议栈，提供2套工程源码和技术支持 本设计基于SGMII 接口的使用纯verilog实现的1G-UDP 协议栈实现1G-UDP回环通信测试，之所以只用到了数据回环模式，是因为本设计旨在为用户提供一个可任意移植修改的1G-UDP协议栈架构，用户可通过此架构任意创建自己的项目，自由度和开放性极强；基于市面上主流的、支持 SGMII 接口的PHY芯片，本博创建了2套vivado2022.2版本的工程源码，分别如下：
【S047】GE口：SGMII模式和serdes(1000basex)模式
1615549892
07-22 4613
sgmii
SGMII接口与光模块的组合
zyf0806的博客
09-15 5027
SGMII接口就是使用了SerDes技术的GMII接口，SerDes上跑的是10b信号； 发送端，PCS Transmit将GMII的8b信号编码为10b信号，经过Serializer串行化后在SerDes高速路上传输；接收端，PCS Receive模块，它将10b信号解码为8b信号送至MAC Receive Rate Adaptation模块。因此SGMII相对于GMII多了个S，这个S就是SerDes技术，它提供了一个高速传输通道。 在交换芯片中经常可以看到1个Port可以被配置为SGMII/SerDe
sgmii和rgmii区别
04-23
SGMII和RGMII是两种常见的千兆以太网接口，它们在引脚和传输方式上有所不同。 SGMII（Serial Gigabit Media Independent Interface）是一种使用两对差分线传输数据的千兆以太网接口。相比较RGMII接口，SGMII接口...
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

内核笔记

你的鼓励是我的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值