CPU缓存一致性问题

已于 2022-08-04 09:56:20 修改
阅读量1.2k 收藏 2
点赞数 3
文章标签： 开发语言 linux
于 2022-03-08 15:06:09 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_33014341/article/details/123352503
版权
本文探讨了CPU缓存一致性问题，包括数据写入内存的两种方式（写直达与写回）、缓存一致性的重要性，以及为解决此问题的MESI协议。MESI协议通过四种状态（Modified、Exclusive、Shared、Invalidated）确保多核CPU中的数据一致性，并介绍了总线嗅探和伪共享现象。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

今天复习了下CPU缓存的知识。(๑•̀ㅂ•́)و✧

文章目录


CPU的访问速率要远高于内存的访问速率，为了减少内存访问次数，提高计算机系统效率，CPU中引入了缓存。

在这里插入图片描述
这是我虚拟机的三级缓存结构。L1d和L1i是一级缓存，他距离cpu核心最近，
其中，l1d用来存数据，l1i用来存指令。L1和L1 cache是每个核心独有的缓存，而L3则是多个cpu核心共享的。
缓存每次从内存中读取的数据的大小cache line 可以从这里看到，默认是64字节。
在这里插入图片描述
接下来进入正题：

数据写入内存的两种方式

如何同步cache和内存的数据呢？
写直达 & 写回
写直达就是每次写数据的时候都同时往cache和内存写。如果写操作比较频繁的话，这样显然效率很低。
写回则是cpu只往cache写，只有当某个cache block要被替换时，才把他写回内存，这就引出了下一个问题：

缓存一致性问题

因为每个cpu核心都有自己私有的cache。假设有两个cpu核心A和B，他们都从内存读取了同一个变量i，之后A修改了 i 的值并且写回了内存，此时B的缓存中 i 的值就和内存中的i不一

最低0.47元/天 解锁文章
zpv2jdfc
关注
L1 CACHE
u012276729的博客
04-17 495
**缓存控制器**：负责缓存的管理和维护，包括缓存替换策略（如 LRU、Pseudo-LRU 等）、缓存一致性（在多核处理器中，通过 MESI、MOESI 等协议保证数据一致性）、预取机制（预测性地将未来可能需要的数据提前加载到缓存中）等。- **应用程序优化**：程序员应遵循缓存友好的编程实践，如利用数据 locality（工作集大小应适合 L1D Cache 容量）、避免 false sharing（多个线程同时修改共享缓存行的不同部分导致无效的缓存同步）等。L1D Cache 的带宽。
4.CPU缓存一致性
wang1664178416的博客
08-03 1085
4.CPU缓存一致性
CPU、GPU、TPU内存子系统架构
qq_47564006的博客
11-23 2420
CPU、GPU、TPU内存主要架构
CPU一级缓存L1 D-cache\L1 I-cache与二级缓存L2 cache深度分析
学海无涯的专栏
12-14 7429
也就是说CPU下一次要读取的数据90%都在缓存中； 只有大约10%需要从内存读取。 这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。 总的来说：CPU读取数据的顺序是先缓存后内存。 扩大静态SRAM作为缓存是一个不太合算的做法，但是为了提高系统的性能和速度又必须要扩大缓存，这就有了一个折中的方法：在不扩大原来的静态SRAM缓存容量的情况下，仅仅增加一些高速动态DRAM做为L2级缓存。高速动态DRAM速度要比常规动态DRAM快，但比原来的静态SRAM缓存慢，而且成本也较为适中。一级缓
cpu缓存一致性
最新发布
阿呆的专栏
05-10 875
用于缓存即将写回主内存的数据，缓解写延迟、支持乱序执行，并帮助缓存一致性协议协调处理器间的写操作。：用于管理缓存行的失效操作，记录需要失效的缓存行，确保其他处理器不会读取过时或不一致的数据。这两者通过配合工作，协同维护多核处理器系统中的缓存一致性，减少了不必要的内存访问、避免了数据竞争，提高了多核系统的整体性能和吞吐量。
CPU的一、二、三级缓存
帝上无天的博客
04-13 1万+
CPU高级缓存，（英语：CPU Cache，在本文中简称缓存）是用于减少处理器访问内存所需平均时间的部件。在金字塔式存储体系中它位于自顶向下的第二层，仅次于CPU寄存器。其容量远小于内存，但速度却可以接近处理器的频率。当处理器发出内存访问请求时，会先查看缓存内是否有请求数据。如果存在（命中），则不经访问内存直接返回该数据；如果不存在（失效），则要先把内存中的相应数据载入缓存，再将其返回处理器。缓存之所以有效，主要是因为程序运行时对内存的访问呈现局部性（Locality）特征。
探秘英特尔酷睿 i7 处理器的缓存层次结构：加速计算的秘密！
m0_72410588的博客
09-10 549
缓存是现代计算机系统中至关重要的组成部分。英特尔酷睿 i7 处理器的缓存层次结构经过精心设计，旨在提供快速、高效的数据访问方式。L1 缓存作为最接近 CPU 核心的一级缓存，能够快速响应处理器的指令和数据请求。L2 缓存提供更大的容量和更好的命中率，进一步优化数据访问。而 L3 缓存作为全局缓存，为多个处理器核心提供共享存储空间。了解英特尔酷睿 i7 处理器的缓存层次结构，有助于我们更好地评估其性能，并合理利用缓存以提高计算机系统的效率。
CPU缓存一致性问题深度解析
禅与计算机程序设计的艺术
11-09 1017
希望通过本文的讲解，读者能够对缓存一致性问题有一个全面的理解，并掌握解决这一问题的有效方法。因为近期收到很多读者的私信，所以也专门创建了一个交流群，感兴趣的读者可以通过上方的公众号获取笔者的联系方式完成好友添加，点击备注。因为近期收到很多读者的私信，所以也专门创建了一个交流群，感兴趣的读者可以通过上方的公众号获取笔者的联系方式完成好友添加，点击备注。是总线嗅探的改良版，他很好的解决了总线的带宽压力，以及很好的解决了数据一致性问题。，由此减少写入内存的次数，如果没有发生缓存置换，这些数据就不会被写入内存中。
5-3JMM-CPU缓存一致性协议MESI.mp4
12-21
5-3JMM-CPU缓存一致性协议MESI.mp4
CPU缓存架构&缓存一致性协议详解
xuejun_1996的博客
07-12 865
CPU缓存即高速缓冲存储器，是位于CPU与主内存间的一种容量较小但速度很高的存储器。
2.MESI缓存一致性协议
qq_25830587的博客
05-09 362
MESI协议也叫做缓存一致性协议，主要是用来进行协调多核CPU的高级缓存的数据一致的。MESI一致性协议定义了高速缓存中数据的4种状态，分别是：M（Modified）: 修改过的，只有一个CPU能独占这个修改状态，独占的意思是当有一个CPU的高速缓存数据处于这个状态的时候，其它CPU的高速缓存对这个共享的数据均不能操作；此时高速缓存中的数据发生了更新，需要被刷入主内存中。E（Exclusive）: 独占状态，只有一个CPU能独占这个状态，同样当某个CPU的高速缓存的数据处于这个状态的时候，其它CPU的均不能
C64x+ Megamodule概述
yuyin86的专栏
12-27 1228
<br />C64x+ megamodule包含：C64x+ CPU、L1P、L1D、L2、IDMA（内部DMA）、BWM（带宽管理）、INTC（中断控制器）、PDC（power-down控制器）和EMC（外部存储器控制器）。<br /> <br />1． C64x+ CPU<br />C64x+ CPU是C64x CPU的增强版，提供了下面一些新特征：<br />l  扩展了新的指令<br />l  增加了代码压缩<br />l  软硬件的异常中断<br />C64x+目标码与C64x兼容。<br /> 
CPU有缓存一致性协议(MESI)，为何还需要volatile
org_hjh的博客
11-11 1916
点赞再看，养成习惯，公众号搜一搜【一角钱技术】关注更多原创技术文章。 本文 GitHub org_hejianhui/JavaStudy 已收录，有我的系列文章。 前言 并发编程从操作系统底层工作的整体认识开始 深入理解Java内存模型(JMM)及volatile关键字 前面我们从操作系统底层了解了现代计算机结构模型中的CPU指令结构、CPU缓存结构、CPU运行调度以及操作系统内存管理，并且学习了Java内存模型(JMM)和 volatile 关键字的一些特性。本篇来深入理解CPU缓存一致性协议(..
多核编程之 CPU Cache
kebu12345678的博客
01-15 481
Cache 简介 Cache，即缓存。缓存能提升读取性能，其原理是用性能更好的存储介质存储一部分高频访问的内容，获得总体概率上的速度提升。 在开发中，我们口中的缓存可以是一个变量，或者是 redis。在计算机 CPU 内部，CPU 往往指的是 CPU 的各级缓存。 CPU Cache 原理 缓存的工作原理是当 CPU 要读取一个数据时，首先从CPU缓存中查找，找到就立即读取并送...
【CPU】CPU的物理核、逻辑核、超线程判断及L1、L2、L3缓存、CacheLine和CPU的TBL说明
wgl307293845的博客
09-20 3171
CPU 缓存是一种用于存储临时数据以提高计算机程序性能的内存层次结构。它通常分为三个层次：L1（一级）、L2（二级）和L3（三级）缓存。
每个程序员都应该了解的内存知识
热门推荐
overstack的专栏
03-20 1万+
文章出处：http://www.oschina.net/translate/tag/%E8%AE%A1%E7%AE%97%E6%9C%BA%E5%9F%BA%E7%A1%80 感谢AlfredCheung的翻译，受益匪浅。 [编辑的话: Ulrich Drepper最近问我们，是不是有兴趣发表一篇他写的内存方面的长文。我们不用看太多就已经知道，LWN的读者们会喜欢这篇文章的。内存的使用
为什么CPU缓存会分为L1、L2、L3？
dianhuizhan3102的博客
09-03 2253
CPU缓存是CPU一个重要的组成部分，大家都知道三级缓存的重要性，但是知不知道三级缓存意味着什么，是不是三级缓存越大越好呢？让我们一起来看一下吧。 缓存这个词想必大家都听过，其实缓存的意义很广泛：电脑整机最大的缓存可以体现为内存条、显卡上的显存就是显卡芯片所需要用到的缓存、硬盘上也有相对应的缓存、CPU有着最快的缓存（L1、L2、L3缓存等），缓存就是数据交换的缓冲区（称作Cach...
Linux下查询CPU 缓存的工具
闲云孤鹤
08-01 5486
在Linux下可以使用如下工具查询CPU缓存: 方式１: $　lscpu L1d cache: 32K　 (一级数据缓存) L1i cache: 32K　 (一级指令缓存) L2 cache: 256K　 (二级缓存) L3 cache: 8192K (三级缓存) 方式２:
c66x+ccs5.1 L1P,L1D,L2 cache分析工具
Skylar
05-21 3661
1.ccs5.1---Tools下的Prolife工具中，提供了L2，L1D的分析 2.对于L1 P \ccsv5\tools\compiler\c6000\doc下面的spru187t，里面有cache layout tools的介绍，这个可以对L1P cache 进行优化,也可以选择cycle approximate simulator, profile tools 有L1P的的分析
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值