临渊羡鱼

vivado 时序问题

前段时间接触一个关于USB FPGA验证的工作，将SOC中设计好的USB RTL在FPGA上综合，并设计usb子板完成整个项目，在该项目中整理以下几点遇到的问题：1.USBD在板上调试时不能正常执行，现象是产生中断后程序莫名跑飞，原因是在SOC移植到FPGA中调整了架构，中断向量表指向错误的地址空间；2.USBD正常运行后，通过子板的接口和PC相连无反应，查询设备管理器看到未知设备，使用U

工作中很多时候都在用S家的IP，S家的IP开发的还是很全面的，可以使用CoreConsutant配置出适合自己需要的IP，包括各种参数和接口等，还有一整套的工具链接口供使用，用来完成各种功能。下面简单说明一下使用coreConsultant配置IP的步骤：准备工作： S家的IP包，目前使用的一些包命名类型大概是dw_iip_xxx_xxx；linux下coreConsultant 环境变量...