FPGA
关注
分享
扫一扫
袁海璐
不要想着站在巨人的肩膀上，你要想想巨人走了，你是什么。
展开
-
zynq高速通信实例serdes
之前想要验证zynq通过serdes传输数据的实验，网上找了一篇文章，照着做了，没有一篇能完全实现，到了关键的地方都是一笔带过，大量的篇幅在讲DC平衡、高速信号产生串扰的原理，其实这些内容应该放在原理性的文章中。看到这种类型的文章，读者只想按部就班的把实验做出来。以下的内容就是基于这个思想的。1、vivado工程的创建：在ip Catalog 中找到如下图的IP，双击第一页的设置不要动，也动...原创 2019-12-28 15:10:01 · 2185 阅读 · 0 评论 -
Power PC 与 zynq数据交互（基于LocalBus）
Power PC 与 zynq数据交互（基于LocalBus）1、 Power PC 地址空间映射：实现 Power PC LocalBus控制外部设备，首先要把Power PC的effective address 映射到 device address，这里需要搞清楚两个重要的概念：第一个是LAW，第二个是Power PC的内存管理单元MMU。Power PC为了实现灵活性，实现了地址空间的可...原创 2019-12-14 14:16:05 · 2278 阅读 · 2 评论 -
ZYNQ多个区域实现动态重配置（基于zc706开发板）
目标使用ZC706开发板上面的三个LED灯来做这个实验，完成一个静态区域控制LED0以1/4S的周期进行闪烁。两个动态区域实现LED2和LED3闪烁时间的动态配置。过程先看下ZC706 PL LED的电路原理图：LED这里只用到了三个，直接接到了PL上。再看下ZC706的时钟系统，主要目的是实现多块区域的重配置，因此选择一个最简单的全局时钟。这下好了，想着是用一个简单的时钟，可惜除...原创 2019-11-24 19:56:00 · 2556 阅读 · 10 评论 -
从FPGA视角来看DMA中断
题外话从学习一些高档的单片机就能看到DMA的作用。DMA可以让外设不经过CPU的干预，直接把数据搬运到内存。这样做不仅仅是体现在不需要CPU干涉，而且能够极大的提高外设数据的吞吐量。举个简单的例子，我们需要用AD转换器去采集50Hz的交流信号，假设采样率是1024次/T。那么需要的AD转换器的采样率是50*1024=51200。在非突发，并行采集的条件下，AD转换器每秒需要中断CPU 51200...原创 2019-11-09 15:47:10 · 4793 阅读 · 2 评论 -
AIX-stream FIFO 实现CPU与FPGA数据流交互
AIX-stream FIFO 实现CUP与FPGA数据流交互基于地址形式的交互与基于流形式的交互AXI-stream FIFO数据读写测试AXI-stream总线读写协议AXI-FIFO与CPU数据交互PS发送数据，PL读取实验基于地址形式的交互与基于流形式的交互上周许老师说，内容我看不太懂，但是你要认真写，不然别人看不明白还不如不写。看了下前面的确实很笼统，接下来按照许老师说的，认真写。...原创 2019-11-02 16:08:14 · 10974 阅读 · 3 评论 -
zynq实现动态加载（Partial Reconfiguration）
上周没有写博客，我不会无辜不写，只因为有更重要的事情。 首先说明下需求。在某些设计需求中，需要在更换bitstream时，要求一部分逻辑不能重新被加载。也就是说，要求实现FPGA的动态重配置。 这里主要参考了ug909，上面对每一步操作具有十分详细的说明。但是对于初学者来时，那些晦涩难懂的专业名词是在令人挠头，所以这里把手册的内容进行了精简，并且用大家最喜...原创 2019-10-13 21:08:17 · 4233 阅读 · 4 评论 -
linux网卡设备驱动（任意传输介质传输（与FPGA交互））
1 、底层数据分析最近由于公司项目需求，需要实现需要把网络数据包与DMA的交互，DMA后面连接的是FPGA，FPGA再和宽带收发器相连接。先不关心FPGA侧的数据过程，以后会专门来说。首先分析下体现在ARM侧的DMA数据流，（好吧，还得看下FPGA的部分结构，由于电脑没装vivado，用viso画个简单版本的，也便于专门搞ARM驱动的好理解）。第一幅是COPY Xilinx的，第二幅自己画的。...原创 2019-09-08 10:54:15 · 1278 阅读 · 0 评论 -
zynq7000之AXI-Lite
1、为什么写这个？今天是中秋节最后一天，放肆的玩了两天以后还是要努力工作的。作为底软开发人员，会在ARM侧操作FPGA的相关接口就够了。但是好奇心驱使我看了一天FPGA。2、这个东东有啥用？AXI总线在zynq7000系列SOC中用作PS（这不是photoshop）和PL之前通信（别的任何系列，任何东西，我都不知道）。这里只讨论AXI-Lite。字面上来看是轻量级的意思。本意也确实如此，它一...原创 2019-09-15 23:16:15 · 736 阅读 · 0 评论 -
zynq 实现液晶显示器显示（ADV7511）
首先来明确下设计结构，不管是用HDMI，VGA还是DP，最重要的过程是把帧缓冲中的RGB数据转换成显示扫描时序。显示扫描时序这个词并不存在于显示行业，只是我认为这样说能概括问题。 来解释下显示扫描时序。先说几个名词，之后会用上：1、像素时钟（CLK）：屏幕上每个像素点显示动态显示都需要像素时钟来刷新；2、行同步时钟（HSYNC）：当显示器显示一行像素的时间；3、...原创 2019-10-07 11:18:03 · 8022 阅读 · 3 评论