
学习经验总结
爱的行列式
FPGA ZYNQ Soc MCU ARM
展开
-
关于近期的小节
(2)在集成时由于模块间有数据流关系,但前期一些模块还未集成,导致无法实现数据流间的连接。解决过程:为了前期所有的单独模块可以完成集成,因此将探测器模型输出的数据流全部并行的接入单独模块,通过修改chip_env(芯片即env)最终实现了上述功能。(3)集成时每个算法模块时都需要将对应的C模型添加到验证平台,这样VCS编译时会出现命名空间重复的问题,导致编译无法通过。解决过程:通过分析VCS对C模型的编译原理,其实是VCS软件调用Linux系统自带的gcc编译器完成编译,实现时文件的编译动态链接均一次原创 2020-11-10 00:16:03 · 343 阅读 · 0 评论 -
串并转换中移位寄存器的使用
example1 input [7:0] data_in; output [31:0] data_out;<方法一>always @(posedge clk_in or negedge rst_n)begin if(rst_n==1'b0)begin wdata <= 0; ...原创 2018-09-10 15:53:36 · 2619 阅读 · 1 评论 -
关于VIVADO中的约束文件
vivado 约束未使用引脚:set_property BITSTREAM.CONFIG.UNUSEDPIN Pulldown [current_design]set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup [current_design]set_property BITSTREAM.CONFIG.UNUSEDPIN Pullnone [curr...原创 2019-05-17 15:00:59 · 7336 阅读 · 0 评论