【Zynq】Zynq SPI驱动中发送阶段的一图梳理

DantePayne

已于 2024-02-04 14:37:47 修改

阅读量378

点赞数 3

文章标签： linux 嵌入式硬件

于 2024-02-04 14:36:12 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/qq_32006213/article/details/136025629

版权

本文讨论了在ZynqMPSoc平台上的SPI0驱动中遇到的过早中断问题，导致CS脚提前拉高引发通信失败。作者尝试通过修改`spi_cadence.c`文件的`cdsn_spi_chipselect`函数来解决，虽然解决了单个设备连接问题，但限制了总线的设备数量。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在这里插入图片描述

是的，你没看错，这篇博客就只有一个图。
另外如果有大佬能帮我解决SPI驱动层中断给的过早，导致CS脚提前拉高导致通信失败的问题，楼主将不胜感激，平台是ZynqMPSoc，使用的是SPI0，目前为了解决这个问题已经修改spi_cadence.c的cdsn_spi_chipselect函数为无论enable 是true 还是 false都将CS拉低。但这样一来，这个SPI总线就只能挂载一个设备了(虽然总共也就只能挂三个)

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。