System Verilog
关注
分享
扫一扫
风中少年01
FPGA开发/ASIC爱好者
展开
-
《UVM实战》——1.1节UVM是什么
目录第1章1.1 UVM是什么1.1.1 验证在现代IC流程中的位置1.1.2 验证的语言1.1.4 为什么是UVM1.1.5 UVM的发展史本节书摘来自华章社区《UVM实战》一书中的第1章，第1.1节UVM是什么，作者 张 强第1章与UVM的第一次接触1.1 UVM是什么1.1.1 验证在现代IC流程中的位置 现代IC（Inte...转载 2019-06-15 21:27:53 · 6143 阅读 · 0 评论 -
《UVM实战》——1.2节学了UVM之后能做什么
本节书摘来自华章社区《UVM实战》一书中的第1章，第1.2节学了UVM之后能做什么，作者 张 强，更多章节内容可以访问云栖社区“华章社区”公众号查看1.2 学了UVM之后能做什么1.2.1 验证工程师 验证工程师能够从本书学会如下内容：如何用UVM搭建验证平台，包括如何使用sequence机制、factory机制、callback机制、寄存器模型（register ...转载 2019-06-15 21:42:36 · 408 阅读 · 0 评论 -
《UVM实战》——2.1节验证平台的组成
第2章一个简单的UVM验证平台2.1 验证平台的组成 验证用于找出DUT中的bug，这个过程通常是把DUT放入一个验证平台中来实现的。一个验证平台要实现如下基本功能：验证平台要模拟DUT的各种真实使用情况，这意味着要给DUT施加各种激励，有正常的激励，也有异常的激励；有这种模式的激励，也有...转载 2019-06-15 22:35:23 · 1502 阅读 · 0 评论 -
《UVM实战》——2.2节只有driver的验证平台
目录2.2 只有driver的验证平台2.2.1 最简单的验证平台2.2.2 加入factory机制2.2.3 加入objection机制2.2.4 加入virtual interface2.2 只有driver的验证平台 driver是验证平台最基本的组件，是整个验证平台数据流的源泉。本节以一个简单的DUT为例，说明一个只有driver的UVM验证平台...转载 2019-06-15 23:07:22 · 1310 阅读 · 1 评论