Vivado
关注
分享
扫一扫
风中少年01
FPGA开发/ASIC爱好者
展开
-
FPGA：程序的固化和下载（Vivado为例）
FPGA是基于RAM工艺（如LUT的实质就是RAM），因此会掉电丢失，再次上电后需要重新加载bit流。一般FPGA的外围会有一个非易失性存储器：Flash或SD卡等。可以将程序加载进去，这样的话，下次上电后可以直接从该存储器中加载程序，这就是固化的过程。一般的会采用Jtag口下载程序（Vivado）： 完成好HDL设计，并且验证无误后，对设计文件进行综合，布局布线以及生...原创 2020-04-08 16:41:03 · 9604 阅读 · 3 评论 -
Video IP:Video_In_to_AXI4-stream
参考文档：PG043《Video In to AXI4-Stream v4.0 》目录1. 介绍2. 功能3.具体应用4. 性能 最大频率 Latency Throughput5. 接口6. IP的使用General Design Guidelines7. IP配置1. 介绍 VideoIn to AXI4-Stre...原创 2019-11-15 15:39:48 · 10416 阅读 · 0 评论 -
Vivado使用：操作篇 两种工作模式（一）
Vivado提供了两种运行模式：ProjectMode和Non-ProjectMode，开发人员可以自行选择一种来进行开发。 两种工作模式介绍1. ProjectMode 工程模式下，Vivado会基于工程的方法自动管理设计的过程和设计数据。工程模式下，既可以通过图像界面下操作（GUI操作，鼠标...原创 2019-06-17 22:20:19 · 1665 阅读 · 0 评论 -
ISE工程导入Vivado
在介绍工程模式下的设计方式时，提到了Vivado一个选项ImportedProject能够导入本由synplify、xst或者ISE设计套件所创建的RTL工程数据。参见：https://blog.youkuaiyun.com/qq_26652069/article/details/91562652下面尝试将ISE中的一个实现UART回显的工程导入到Vivado中。下图是原本ISE中的工程。I...原创 2019-06-13 22:37:10 · 8339 阅读 · 0 评论 -
Vivado使用：操作篇 两种工作模式（二）
两种模式基本设计实现 这里以Vivado自带的wavegen为例，通过用Tcl脚本的方式分别执行Non-Project模式和Project模式。这实现需要将RTL文件放在Src文件夹下，约束文件放在XDC文件夹下，而IP放置在IP文件夹下。 该工程的GUI操作参见：https://blog.csdn....原创 2019-06-13 22:38:46 · 4215 阅读 · 0 评论 -
Vivado中Block Memory Generator IP核的使用V8.4
参考文档《pg058》Vivado中的存储相关coregeneratorVivado的IPcatalog中关于存储单元的IP在Memories&StorageElements中，MemroyInterfaceGenerator没有用过，应该是用于生成DDR2/DDR3/qdr2这些片外存储器接口控制器的：而BlockMemoryGenerator是...原创 2019-05-22 19:46:25 · 11051 阅读 · 0 评论 -
Xilinx/Atera/Lattice EDA工具下载
一、Xilinx(全球FPGA市场份额最大的公司，其发展动态往往也代表着整个FPGA行业的动态)(1) Xilinx官方软件下载地址链接 https://china.xilinx.com/support/download.html(2) Xilinx官方分析、综合工具 + 第三方仿真工具 + 第三方代码编辑器套餐1：ISE_14.7 + ModelSim_SE_10.5...转载 2019-05-31 16:19:12 · 3460 阅读 · 0 评论 -
创建Vivado示例工程-Wavegen
Vivado中有自带的几个示例工程，这里选择创建Wavegen为后续使用做准备或者整个工程层次如下：原创 2019-05-28 15:22:40 · 3275 阅读 · 0 评论 -
Vivado使用：综合篇（一）：介绍
整个综合篇的参考文档：《UG901》、《Xilinx新一代FPGA设计套件Vivado应用指南》、《Vivado从此开始》、《XilinxFPGA权威设计指南Vivado2014集成开发环境》等 Vivado工具是一个集成开发环境，包含了综合和实现环境。Vivado可实现自动管理运行数据，并可反复运行。在VivadoIDE中，我们可以：•创建和保存策略（strategies）。 策略...原创 2019-05-23 19:23:49 · 17196 阅读 · 0 评论 -
综合篇（四）：Vivado中Global和Out-of-context(OOC)综合模式
1. 创建综合运行 一个“运行”（Run）是指定义和配置综合过程中的各个方面，包括：使用的Xilinx器件、应用的约束集、启动单个或多个综合的选项、控制综合引擎结果的选项。点击Flow菜单中的CreateFuns：或在DesignRuns窗口中：2. 综合方式选择 针对定制IP时候，会有一个综合方式（Synth...转载 2019-05-27 21:41:53 · 16504 阅读 · 0 评论 -
分析综合结果
综合完成后，您可以查看报告，打开，分析和使用综合设计。 “报告”窗口包含Vivado IDE中各种综合和实现工具提供的报告列表。 打开“Rreports”视图，并选择特定运行的报告以查看运行的详细信息。综合后的设计环境 综合后选择打开综合后的设计，会出现DeviceWindow。Device Window从这个角度，就可以检查设计的逻辑和层次，查看资...原创 2019-05-23 19:23:26 · 1997 阅读 · 0 评论 -
使用Tcl命令跑综合
之前就介绍过Vivado支持两种模式：ProjectMode和Non-Project模式。1.基于Project模式的综合流程 GUI操作：单击流程导航器中的RunSynthesis按钮； Tcl：运行Tcl命令，launch_runs_synth_12.基于Non-Project批作业流程 直接运行Tcl命令：synth_design;该命令通常会带...原创 2019-05-23 19:23:12 · 2493 阅读 · 0 评论 -
综合属性------parallel_case /tanslate_off/tanslate_on/use_dsp48
参考文档《ug901》Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。在Vivado开发套件中，Vivado综合器可综合几种类型的属性。大多数情况下，这些属性有相同语法和行为。 若综合器支持该属性，它将使用该属性，并创建反映已使用属性的逻辑。 若工具无法识别指定的属性，则Vivado综合会将属性及其值传递给生成的网表。 假设开发流程中，后续的...原创 2019-05-23 19:21:51 · 3075 阅读 · 0 评论 -
Vivado使用：综合篇（三）综合属性
Vivado开发套件中，Vivado综合能够综合多种类型的属性，大多数情况下，这些属性的使用语法和行为都一样。当使用综合属性时，假如Vivado能够识别该属性，那么就使用这个属性并创建反映已经使用该属性的逻辑；Vivado也可能无法识别所给的属性，这时Vivado就综合器就会将属性及其值传递给生成的网表文件。 下面介绍Viado开发工具支持的综合属性。1.async_...原创 2019-05-23 20:35:47 · 8559 阅读 · 0 评论 -
综合属性fsm-encoding、综合选项fsm-extraction以及HDL编码方式 三者优先级问题
在综合篇介绍综合选项时候，提出了一个问题：已知 -fsm-extraction>HDL: 综合选项-fsm-extraction设置的编码方式高于HDL代码定义的编码方式； -fsm_encoding>fsm-extraction: 使用综合属性-fsm_encoding在HDL代码中针对某个状态机设定的编码方式，优先级高于综合选项fsm-extrac...原创 2019-05-28 12:23:12 · 1566 阅读 · 1 评论 -
Vivado使用：综合篇（二）综合选项设置
目录-flatten_hierarchy （影响综合结果的层次） -gated_clock_conversion -fsm_extraction （影响状态机编码方式） -fsm_encoding Keep_equivalent_registers （含义） -resource_sharing （影响算术运算） -control_set_opt_threshold （影响触发器...原创 2019-05-23 18:46:30 · 26223 阅读 · 0 评论