FPGA学习笔记01——数字逻辑基础

最新推荐文章于 2024-06-27 10:19:56 发布
最新推荐文章于 2024-06-27 10:19:56 发布
阅读量1.5k 收藏 7
点赞数
分类专栏： 学习笔记 文章标签： FPGA 逻辑门 集成电路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_26400365/article/details/89945181
版权
本文介绍了FPGA的基础，从晶体管开关原理到CMOS逻辑电路，再到半导体数字集成电路的发展历程，深入探讨了逻辑门电路，包括各种门电路的功能、传输特性、功耗以及扇入扇出等概念。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

一、晶体管开关

金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor Field Effect Transistors，MOSFET）。

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
由pFET和nFET组合的逻辑电路称为为CMOS（互补金属氧化物半导体）逻辑电路。

NOTE： nFET的源极一般接到地上，而pFET的源极一般接到Vdd上。如果强行把nFET的源极接到Vdd上而pFET的源极接到地上，将会导致MOS管丧失良好的开关特性。这就是常说的，nFET传输强0弱1；pFET传输强1弱0。
当使用FET构建一个逻辑电路时，需要满足以下四个基本规则：
（1） pFET的源极必须连接到Vdd，nFET的源极必须连接到GND。
（2） 电路输出必须通过一个pFET连接到Vdd，或者电路输出必须通过一个nFET连接到GND&#x

最低0.47元/天 解锁文章
小梅哥Xilinx FPGA学习笔记3——时序逻辑电路设计之计数器(LED闪烁)
m0_51430584的博客
11-13 634
时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反，组合逻辑的输出只会跟目前的输入成一种函数关系。换句话说，时序逻辑拥有储存元件来存储信息，而组合逻辑则没有。此处设计一个计数器，使开发板上的 LED 状态每 500ms 翻转一次。1.学习板上晶振为 50MHz，也就是说时钟周期为 20ns，这样可以计算得出 500ms =
小梅哥Xilinx FPGA学习笔记16——FSM(状态机)的学习
m0_51430584的博客
12-26 2001
一、 状态机导读状态机大家一定都听说过，为什么需要状态机呢？通过前面的学习我们都知道FPGA 是并行执行的，如果我们想要处理具有前后顺序的事件该怎么办呢？这时就需要引入状态机了。本文将从原理、实例、应用为大家总结了状态机设计和实现的方法。1.1 理论学习状态机简写为FSMFinite State Machine），也称为同步有限状态机，我们一般简称为状态机，之所以说“同步”是因为状态机中所有的状态跳转都是在时钟的作用下进行的，而“有限”则是说状态的个数是有限的。
FPGA学习笔记（三）—— 数字逻辑设计基础（抽象的艺术）
05-25 1410
######　【该随笔中图片来源于清华大学物理系曾鸣老师】 #########　　 FPGA设计的是数字逻辑，在开始用HDL设计之前，需要先了解一下基本的数字逻辑设计—— 一门抽象的艺术。 　　现实世界是一个模拟的世界，有很多模拟量，比如温度，声音······都是模拟信号，通过对模拟信号进行约束，我们就会抽象出来高电平和低电平，也就是0和1，用来构建整个数字逻辑世界，这个约束就是电...
FPGA | 基本数字逻辑单元Verilog HDL描述（一）
zx_chun的博客
08-20 436
基本门电路的Verilog HDL描述 module eda1(o,a,b,c,d); input a,b,c,d; output reg o; always @(a or b or c or d) begin o=(~(a&b))|(b&c&d); end Endmodule module eda1(o,a,b,c,d); input a,b,c,d; output o; assign o=(~(a&b))|(b&c&d); Endmodu
FPGA第一课
qq_42235129的博客
09-06 280
目录 软硬件的比较 课程难点 如何构建“硬件”模型？ 在哪实现“硬件”模型？ 课程基础 课程关键内容 课程教材 软硬件的比较 课程难点 如何构建“硬件”模型？ 硬件描述语言（HDL，Hardware Description Language） 注意用“硬件”思维看待HDL，千万不要用“软件”思维。 在哪实现“硬件”模型？ 现场可编程门阵列（属于半定制的集成电路）：可以修改芯片内部的逻辑连接关系 课程基础 数字逻辑和数字电路（是这门课能不能学懂的关键点）：抓住本质的东西 课程
《数字逻辑设计与计算机组成》一练习
weixin_33935505的博客
09-04 1007
练习 3.1 现有一个CPA (8)，8位的CPA，完成以下练习： a. 用非门和与非门设计一个加法器，并给出所需逻辑门的总数量。使用第2章给出的全加器SOP表达式实现。 b. 给出所需三极管总数量。 c. 设计一个CPA (32)需要多少三极管？ 3.2 计算下列2的补码的和与差值。对于每个结果标明是否有溢出的情况。 3....
FPGA学习笔记02——数字逻辑电路
qq_26400365的博客
05-08 1248
一、组合逻辑电路 组合逻辑电路（combinational logic）是一种逻辑电路，它的任一时刻的输出，仅仅与当前时刻的逻辑输入变量的取值有关（没有输出到输入的反馈，开环系统）。 二、时序逻辑电路 时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关（闭环系统）。 1、同步时序逻辑电路 同步时序电路中所有存储元件（存储部件：触发器、存储器等）都在时钟CLK...
小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP
m0_51430584的博客
12-27 3150
IPIntellectual Property）即知识产权，简言而之，IP即电路功能模块。IP核在数字电路中常用于比较复杂的功能模块（如FIFORAMFIR滤波器、SDRAM控制器、PCIE接口等）设计成参数可修改的模块，让其他用户可以直接调用这些模块。IP核有三种不同的存在形式：HDL 语言形式---（软核）硬件描述语言;可进行参数调整、复用性强；布局、布线灵活；设计周期短、设计投入少网表形式---（固核）完成了综合的功能块；
DC和VCS中的assign
u012417282的博客
03-25 906
1.在数字前端编写逻辑电路的时候，会经常用到assign来编写敏感电路。使用assign的时候，可能会对后端综合的时候造成一些影响。 parameter CLK=1'b1; always @(posedge clk) begin     if(!ctrl) begin     assign clk_o=clk;     end     else begin     deassig
开关系统
魔亦有道的博客
08-16 963
n沟道场效应管（nFET），源极要默认接地的，当栅极vgate接高电平，Vgs=vdd；源极和漏极导通，Vd=0；当栅极vgate接低电平，Vgs=0；源极和漏极截至P沟道场效应管（PFET），源极默认接vdd，当栅极vgate接低电平，Vgs=vdd；源极和漏极导通，Vd=vdd；当栅极vgate接高电平，Vgs=0；源极和漏极截至PFET栅极接GND导通，Npet栅极接vdd导通。用场效应管来组
CMOS逻辑电路
menuconfig的专栏
07-26 5502
下载第6章CMOS逻辑电路现在我们已经学习了逻辑网络的理论和实践这两个方面的内容，下一步我们将看看如何用称为C M O S的工艺来产生现代数字逻辑网络。这种特殊的逻辑种类可使我们在一小片硅片上设计出极其密集的数字电路，它构成了现代计算机芯片的基础。本章将重点讨论如何用数字开关逻辑基础来构造C M O S逻辑门。6.1 CMOS电子电路C M O S是单词的首字母缩写，代表互补的金属氧化物半导体(C
jk触发器上升沿怎么看_不懂物理也能轻松看懂电路图下篇
weixin_32950005的博客
12-31 7719
数字逻辑电路的用途和特点数字电子电路中的后起之秀是数字逻辑电路。把它叫做数字电路是因为电路中传递的虽然也是脉冲，但这些脉冲是用来表示二进制数码的，例如用高电平表示“ 1 ”，低电平表示“ 0 ”。声音图像文字等信息经过数字化处理后变成了一串串电脉冲，它们被称为数字信号。能处理数字信号的电路就称为数字电路。这种电路同时又被叫做逻辑电路，那是因为电路中的“ 1 ”和“ 0 ”还具有逻辑意义，例如逻辑“...
第二章-FPGA的概要-《FPGA的原理与结构》
yanyonglin123的博客
04-13 3199
第二章-FPGA的概要 目录 2.1 FPGA的构成要素 2.2 可编程技术 2.2.1 闪存 基于闪存的可编程开关 2.闪存可编程开关的优缺点 2.2.2反熔丝 2.2.3 静态存储器 2.2.4 可编程技术的总结 2.3 FPGA的逻辑实现 2.3.1 在FPGA上实现电路 2.3.2 基于乘积项的逻辑实现 2.3.3 基于查找表的逻辑实现 查找表的构造 2.3.4 其他逻辑实现 2.1 FPGA的构成要素 FPGA是可编程逻辑器件(PLD)的一种 现场:fi
【Verilog HDL 训练】第 02 天
Reborn Lee
04-23 3970
1. 画一下电路图：CMOS反相器、与非门、或非门、三态输出门、漏极开路门。 CMOS反相器电路由两个增强型MOS场效应管组成。 上方为P沟道增强型MOS管，下方为N沟道增强型MOS管。 CMOS反相器电路由两个增强型MOS场效应管组成，其中TN为NMOS管，称驱动管，TP为PMOS管，称负载管。 NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压是负值，其数值范围在2~5V...
LM3409 PFET降压控制大功率LED驱动方案
匠心=专一+持之以恒
12-02 8479
NS LM3409 PFET降压控制大功率LED驱动方案 NS 公司的LM3409/09HV是用于降压电流调整的P沟MOSFET（ PFET）控制器，LM3409/LM3409Q输入电压从6V到42V，LM3409HV/LM3409QHV输入电压从6V到75V。PWM调光范围10000:1，模拟调光范围250:1，支持所有的陶瓷电容输出和无电容输出能驱动正向电流达5A的大功率LED，主要用在
【数字电子技术】第三章 逻辑门电路,CMOS集成电路（上海理工大学）
最新发布
周文龙的博客
06-27 1362
MOSFET是一种金属氧化物—半导体场效应管，简称MOS管。它是利用半导体表面的电场效应进行工作的，也称为表面场效应器件。由于它的栅极处于不导电 (绝缘)状态，所以输入电阻可大为提高，最高可达1015。MOS管有N沟道和P沟道两类，其中每一类又可分为增强型和耗尽型两种。所谓耗尽型就是当VGS＝0时，存在导电沟道，所谓增强型就是VGS=0时，没有导电沟道。
FPGA时序约束经历之输出延时约束(set_output_delay)
DP1042的博客
09-22 4075
FPGA输出IO怎么进行时序约束，出现时序违例如何分析，一个小小经历供大家参考
数字IC设计中基本运算的粗略的延时估计
随缘分享
08-04 3201
本文以与逻辑门电路为最小单位，对数字IC中的一些基本逻辑运算的延时进行了粗略的评估分析。
《fpga自学笔记——设计与验证》pdf
06-19
这些实例包含多种应用场景，例如数字逻辑、时序控制、通信等，能够帮助我们从不同角度学习FPGA的相关知识。而且，这本书还提供了实验指导，通过做实验来让我们更深入地理解FPGA的各种知识和技能。 总之，这本书...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值