verilog2001中@(*)在部分编辑器中将接下来的所有程序注释的解决办法

最新推荐文章于 2024-08-23 10:55:53 发布
最新推荐文章于 2024-08-23 10:55:53 发布
阅读量407 收藏
点赞数 1
CC 4.0 BY-SA版权
分类专栏： FPGA和verilog 文章标签： @(*) verilog1995 verilog2001
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_22279697/article/details/79483914
本文介绍了解决在使用UltraEdit编辑Verilog代码时遇到的注释问题的方法。即使使用的是Verilog2001，@(*)语句也会被错误地注释掉。通过在*号前后添加空格，可以避免这一问题，确保代码正常显示且不影响编译。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

最近在用UltraEdit，发现@（*）语句后面的语句会被注释掉，网上查资料说是verilog1995不支持@（*）所致，但是我这里用的就是verilog2001，这样虽然编辑器显示不正确，但是仍然可以正常编译，且不影响程序执行，后来经过详细的查找原因，发现在*号的前后都加上空格就会正常显示了。
【驯服野生verilog-mode全记录】day5 —— @的使用方式汇总
moon9999的博客
03-14 512
verilog-mode中的@是一个非常神奇的操作符，使用得当能够极大的加速代码生成效率。
在Shell脚本中使用Git
weixin_46883071的博客
08-17 881
在Shell脚本中使用Git 在Git中，存在两种命令: plumbing 和 porcelain ，前者将Git作为一个文件管理系统，是直接操作文件的底层命令；后者将Git作为一个版本管理系统，是更高级的命令。 我们平时手动操作git时用的大多是面向版本管理的porcelain高级命令，但这些命令的输出都是为了方便人看的，想从中获取诸如当前分支、当前远程分支等等关键信息的话都需要再做匹配，但是随着git版本的更新迭代，这些输出的格式也会有所变化所以根据porcelain高级命令输出内容定制的脚本通用性不好
Verilog-@( * )
weixin_41458037的博客
01-14 5013
电平触发的 always 块常常描述组合逻辑行为。   如果组合逻辑块语句的输入变量很多，那么编写敏感列表会很烦琐并且容易出错。 @( * )表示对后面语句块中所有输入变量的变化都是敏感的,当敏感信号较多时，使用此方法比较推荐...
Verilog的@简述
qq_46284844的博客
02-04 4474
Verilog的@简述
UE verilog always(*) 星花 被注释
七水的博客
05-27 4240
删除 verilog 2001.uew中的 Block Comment On Alt = (* Block Comment Off Alt = *) 后 就可以正常使用always（*）了，要不然在us里这块代码显示被注释了
Verilog/@符号什么意思
Snfiltration
12-28 2487
Verilog/@符号什么意思 @表示在某时刻 循环等待相当于while，不断判断其括号内的事件是否发生，当事件发生时就进入always模块执行一次
【FPGA Verilog编译问题解决】：VSCode中的错误与警告处理
[【FPGA Verilog编译问题解决】：VSCode中的错误与警告处理](https://community.intel.com/t5/image/serverpage/image-id/6257i13C67F2B579BE1E8/image-size/large?v=v2&px=999) 参考资源链接：[VScode与Modelsim...
Sublime Text3专版提高FPGA开发效率
代码自动补全功能是所有现代代码编辑器中的一个常见特性，它可以根据上下文预测程序员即将输入的代码片段，并提供候选的补全选项。该功能尤其对硬件描述语言这样的专业领域语言至关重要，因为它们具有大量的关键字和...
ISE 10.1约束编辑器高级应用：专家级技巧大揭秘
ISE 10.1约束编辑器是FPGA设计中的重要工具，它通过定义约束来管理设计的特定要求。本文首先概述了约束编辑器的基础知识，然后深入探讨其工作原理，包括逻辑结构、约束类型及其语法。文章进一步提供进阶使用技巧，如...
学习记录20240823
最新发布
u011485368的博客
08-23 828
VIM操作方法.LINUX操作指令.VCS/VERDI仿真使用方法.Verilog编码规范
Ultraedit环境下配置verilog语法高亮的字典文件(wordfile)
05-23
硬件开发时，常用verilog HDL 硬件描述语言来编写CPLD或是FPGA的逻辑程序，但各芯片厂商提供的verilog编辑器不仅外观丑陋，而且使用起来非常不灵活，有的甚至无法自动缩进。 忍无可忍，只好自己动手，丰衣足食。 还好有Ultraedit这么一个强大的编辑器软件，可以DIY一个语法环境出来，网上找到的verilog语言wordfile都不是很全，最要命的是不能生成函数(模块)列表，自动配对、缩进也没做全。 花了半天时间，学习了一下所谓的“正则表达式”，终于生成了我希望的完整列表。 最后说一下，这个wordfile使用时要注意的地方： 1.有的内部module的端口列表比较长，为了可以像函数一下展开和收起，定义了“（+制表符”和“）；”是一对可收起的标示符，因此在其他地方的“）；”最好在中间插个空格。 2.设置了多级列表， module parameter input port output port ioput port wire reg always block assign lines submodule port 3.文件时*.uew格式，在UE19里可以直接用，其他早前版本，可以用文本文件打开，拷贝到wordfile文件里去。 4.使用中有什么问题，欢迎加QQ（2245240164，请注明verilog），乐意分享和交流
UltraEdit 使用的verilog 和systemverilog 代码加亮文件
08-27
UltraEdit 使用的verilog 和systemverilog 代码加亮文件 将附件覆盖UltraEdit安装文件的目录即可
UE中systemverilog高亮uew文件
01-13
UE中systemverilog高亮uew文件
verilog 2001 语法标准
02-28
IEEE verilog 2001 语法标准
Verilog2001官方文档
10-11
Verilog2001官方文档，英文版。。。。。。。。。。。。。
Verilog @(*)操作符的使用
韩仙男的博客
08-11 4293
Verilog @(*)操作符的使用 《Verilog HDL 数字设计与综合》(第二版) Samir Palnitkar （Page 89）
verilog语言中的@什么意思 verilog语言中的@什么意思
STM32F4的专栏
01-01 8659
verilog语言中的@什么意思 verilog语言中的@什么意思 2012-05-27 22:47 在英语中@ 读at，也就是在……的时候，这个小学应该学过，对吧。verilog中@ 的含义就是触发条件的意思，举个例子，always 语言加入不加@ 的话，就是一个一直执行的语句常用的是 always #10 clk=~clk；这是测试文件中常用的语句，这个
Verilog语法学习（1）
nimo观察者
03-27 3488
fpga学习ing
【Verilog语法简介】
热门推荐
u013353078的博客
02-14 1万+
Verilog教程1.Verilog简介2. Verilog语法讲解2.1 Verilog数据类型2.1.1 线网型数据（Nets）2.1.2 寄存器型数据（Reg）2.1.3 其他数据类型：（integer、real、time）2.1.4 向量型数据结构2.1.5 数组类型数据2.1.6 Verilog数据表示2.2 Verilog操作符2.3 模块（module）定义2.4 赋值语句2.5 if语句2.6 case语句2.7 when语句2.8 for语句2.9 initial/always语句2.1
UE编辑器中的Verilog 2001关键字高亮插件
在讨论Verilog语言和UE编辑器插件时，首先需要理解Verilog语言及其在数字电路设计中的应用，其次要了解UE编辑器以及如何通过插件增强其功能。以下是详细的知识点： **Verilog语言知识点：** 1. **Verilog语言概述...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值