逻辑综合
关注
分享
扫一扫
文章平均质量分 92
沧海一升
这个作者很懒，什么都没留下…
展开
-
Design Compiler指南——后综合过程
本文我们介绍怎样调整综合方法，出现约束违反后怎样修正，怎样给不同的子模块作时序和负载预算，以及给整个设计在具体综合之前先作一个预估(Design Exploration)等等。原创 2021-09-21 23:23:29 · 2138 阅读 · 1 评论 -
Design Compiler指南——设计综合过程
本文主要讨论综合编译的过程。分为这样几个部分：优化的三个阶段及其特点，编译的策略，编译层次化的设计原创 2021-09-21 10:02:18 · 4035 阅读 · 0 评论 -
Design Compiler指南——施加设计约束
主要讨论怎样给电路施加约束条件，这些约束主要包括——时序和面积约束、电路的环境属性、时序和负载在不同模块之间的分配以及时序分析。原创 2021-09-19 23:19:37 · 2727 阅读 · 1 评论 -
Design Compiler指南——预综合过程
主要说明Design Compiler的启动、设置各种库文件、创建启动脚本文件、读入设计文件、DC中的设计对象、各种模块的划分等。原创 2021-09-18 17:38:21 · 4048 阅读 · 0 评论 -
Design Compiler指南——概述和基本流程
简单介绍综合的原理以及使用Design Compiler做电路综合的全过程。原创 2021-09-18 15:34:23 · 5434 阅读 · 0 评论 -
芯片面积估计方法
芯片面积预估的方法原创 2021-09-07 08:57:12 · 5095 阅读 · 0 评论 -
逻辑综合——优化电路
DC在优化过程中主要的策略原创 2020-12-26 23:11:16 · 5313 阅读 · 0 评论 -
逻辑综合——施加约束
Design Compiler时一个约束驱动（constraint-driven）的综合工具，它的结果与设计者施加的约束条件密切相关。原创 2020-12-23 21:55:52 · 7435 阅读 · 2 评论 -
逻辑综合——工艺库
工艺库相关信息原创 2020-12-22 22:43:44 · 13029 阅读 · 0 评论 -
逻辑综合——概述与基本概念
为什么要逻辑综合逻辑综合的基本原理逻辑综合需要提供哪些文件逻辑综合过程中施加约束逻辑综合能产生那些结果原创 2020-12-21 11:13:54 · 12575 阅读 · 0 评论